[发明专利]非易失性存储器的安全保密架构及方法

说明书

技术领域

本发明涉及一种非易失性存储器的安全保密架构及方法，尤其涉及一种针对非易失性存储器(Non-Volatile Memory)，特别是指只读存储器来做具有高延伸性和具有实用价值的防护机制，此机制包含一组对地址(Address)加密的编码选择器，以及一组对数据(Data)解码的解码选择器，再将只读存储器的地址加以编码和数据做解码选择，来加强只读存储器的安全保密能力，使得程序窃取者即使盗取只读存储器的地址和数据后，无法还原出程序原始码，致使集成电路无法正常工作，以达到非易失性存储器的安全保密的目的。

背景技术

如今，电子产业的突飞猛进，将许多的电子元件都设计在集成电路(IC)中，使得电子产品的体积得以缩减，但是对于集成电路内部的非易失性存储器(其代表为只读存储器(ROM))而言，目前并没有任何厂商针对其制作安全保密机制，只读存储器内的程序为程序设计者苦心研发，若被窃取时将造成无法补救的商业损失，窃取者(仿冒者)可用下列方式来取得只读存储器的地址与数据：

使用芯片去除封装(Chip Decap)的技术，直接在只读存储器数据特定引脚(pin)利用探针来取得其内部程序；

破解集成电路的测试模式，并进入转存只读存储器地址与数据(DumpROM Code)，使得只读存储器程序由集成电路输入输出端口(I/O Port)被转存，达到破解的目的。

发明内容

为了解决以上所述已知技术的缺失，本发明为一种非易失性存储器的安全保密架构及方法，主要目的为针对非易失性存储器(Non-VolatileMemory)，特别是指只读存储器来做具有高延伸性和具有实用价值的防护机制，此机制包含有一组对地址(Address)加密的编码选择器，以及一组对数据(Data)解码的解码选择器，再将只读存储器的地址加以编码和数据做解码选择，来加强只读存储器的安全保密能力，使得程序窃取者即使盗取只读存储器的地址和数据后，无法还原出程序原始码，致使集成电路无法正常工作，以达到非易失性存储器的安全保密的目的。

为达上述目的，本发明提供一种非易失性存储器的安全保密架构，其包括：地址编码选择器，与非易失性存储器电性连接，而利用选择的方式来选定一种编码电路，让地址信号产生器送来的地址可以被编成另一个地址，并存储已经过编码的地址至该非易失性存储器；数据解码选择器，与非易失性存储器电性连接，而利用选择的方式来选定一种解码电路，让非易失性存储器经由数据编码器编码所产生数据可被正确的解码，而恢复成正确的指令；以及非易失性存储器，存储已经由该地址信号产生器编码的地址和该数据编码器所产生的数据。

根据本发明的非易失性存储器的安全保密架构，其中该非易失性存储器种类包括：掩模型只读存储器、电可擦只读存储器、可擦只读存储器、快速存储器。

根据本发明的非易失性存储器的安全保密架构，其中该编码电路可以有1至N种选择，且N是大于等于1的整数。

根据本发明的非易失性存储器的安全保密架构，其中该解码电路可以有1至M种选择，M是大于等于1的整数。

根据本发明的非易失性存储器的安全保密架构，其中该地址信号产生器为软件。

根据本发明的非易失性存储器的安全保密架构，其中该地址信号产生器的密码文件格式包括有：报头、只读存储器的地址和数据、屏蔽选项三块区域。

根据本发明的非易失性存储器的安全保密架构，其中该数据编码器为软件。

根据本发明的非易失性存储器的安全保密架构，其中该数据编码器的密码文件格式包括有：报头、只读存储器的地址和数据、屏蔽选项三块区域。

根据本发明的非易失性存储器的安全保密架构，其中该地址编码选择器还包括地址编码多路分用器和地址编码多路复用器。

根据本发明的非易失性存储器的安全保密架构，其中该数据解码选择器还包括数据解码多路分用器和数据解码多路复用器。

根据本发明的非易失性存储器的安全保密架构，其中该地址编码器还包括若干个正确编码器和若干个错误编码器。

根据本发明的非易失性存储器的安全保密架构，其中该数据解码器包括若干个正确解码器和若干个错误解码器。

根据本发明的非易失性存储器的安全保密架构，其中该数据编码器编码所产生数据可被正确的解码为通过指令解码器来执行。