[发明专利]BCH纠错技术中的纠错信息处理方法及其处理装置

说明书

技术领域

本发明涉及一种用数据表示中的冗余码作错误检测或校正的编码装置，特别是一种BCH纠错技术中的纠错信息处理方法及其处理装置，一般用于闪存存储系统。

背景技术

BCH码是循环码的一个重要子类，它具有纠多个错误的能力，BCH码有严密的代数理论，是目前研究最透彻的一类码。它的生成多项式与最小码距之间有密切的关系，人们可以根据所要求的纠错能力很容易构造出BCH码，它们的译码器也容易实现，是线性分组码中应用最普遍的一类码。

在现有技术中，在数据写入闪存同时进行BCH编码，即在写完信息位后得到一组校验位，从而跟在信息位后形成一个完整的BCH码字，也就是校验码。在读出存储在闪存上的数据时，需要对编码的数据即校验码进行解码，从而得到信息数据相应的纠错信息，当从闪存存储系统中读取数据的时候，该纠错信息可以纠正在纠错能力范围内的错误的数据。

然而，当从闪存存储系统中读取数据时，每读完512字节的信息位，紧接着要变换地址指针读取对应的校验码进行解码，以得到纠错信息，因此在每页数据的读取期间，对闪存存储系统操作的地址指针要变化多次，在信息位和校验位上不断变换；而在进行纠错处理时，也是一边读取数据，一边利用对数据进行纠错处理，操作复杂，数据读写速度慢，特别是在SOC系统中，大多用DMA进行数据的读取，变换闪存的读取目标地址需要从新配制DMA寄存器，更是影响了总线的效率和传输速度。

发明构成

本发明的目的在于根据现有技术的不足之处而提供一种可以对信息码和纠错信息分别进行一次性操作的，使数据读取速度快的BCH纠错技术中的纠错信息处理方法和处理装置。

本发明中所述的纠错信息处理方法是通过以下途径来实现的：

BCH纠错技术中的纠错信息处理方法，其要点在于，包括如下步骤：

1、提供一种闪存存储系统、一种闪存接口控制装置、一种纠错信息存储器和BCH解码器，闪存接口控制装置的一个读取控制端与闪存存储系统连接，另一个驱动控制端与BCH解码器传输连接，而纠错信息存储器的输出控制端连接闪存接口控制装置，输入端与BCH解码器的输出端连接，BCH解码器的输入端与闪存存储系统连接；

2、闪存接口控制装置中包括有依序连接的数据处理器、计数装置、比较装置和驱动触发装置以及与比较装置的基准端连接的基准装置，其中数据处理器的读取控制端连接闪存存储系统，驱动控制端连接BCH解码器，驱动触发装置则连接纠错信息存储器的驱动触发端；

3、闪存接口控制装置的数据处理器从闪存存储系统中读取一个信息位，同时该数据处理器发送一驱动信号给BCH解码器；

4、BCH解码器往闪存存储系统中读取校验码进行解码处理，从而得到一纠错信息，并将该纠错信息存储到纠错信息存储器中；

5、闪存接口控制装置的数据处理器在处理所读取的数据的同时，将数据信息发送给计数装置，计数装置将对写入的信息位的位数进行计算，而比较装置将计数装置所计数的结果与基准装置中的基准值进行比较，当计数结果达到基准值后，比较装置输出一控制信号给驱动触发装置，由驱动触发装置触发纠错信息存储器，将纠错信息存储器中的相应信息发送到数据处理器中，对之前所读取的对应信息数据进行纠错处理。

这样，在读取信息数据时，对信息数据的读取与对校验码的读取是分别同时进行的，信息数据可以实现连续读取，而BCH解码器也可以连续对校验码进行处理，所得到的纠错信息都存储在纠错信息存储器上，当读取一定范围内信息数据后，再使用纠错信息存储器上的纠错信息对之前所读取的对应数据进行批量纠错处理，因此可以大大提高信息数据的读取速度。

在早先的技术中，由于处理器，也就是闪存接口控制装置的处理速度很慢，多一个存储器将导致处理器要多一个处理过程，因此也就影响了整个闪存系统的读写速度，所以此时的本领域技术人员更多考虑的是如何减轻处理器的负担，处理器的处理速度是技术的重要考虑因素。但实际上，随着技术的发展，现有的处理器处理速度已经获得极大的提高，而本领域的技术人员却仍未走出原有的技术框架，保留原有的技术架构，即一边读取信息位一边读取校验码进行解码，从而造成一种普遍存在的偏离客观事实的认识，即认为不再需要一个存储器，就可以很好的完成技术方案，不再考虑存储器应用于本技术的可能性。然而，本发明的技术人员却采用了本领域技术人员所舍弃的技术手段，采用了存储器来存储解码运算的结果，并达到了非常好的技术效果，即可以对信息数据和纠错信息分别进行一次性操作的，使对闪存存储系统数据读取速度更快，更方便。