[发明专利]胚胎型硬件重构控制配置电路

说明书

技术领域

本发明涉及一种可重构控制配置电路，更明确地说涉及一种胚胎型硬件重构控制配置电路，属于信息技术领域。

背景技术

数字系统的复杂度日益增加，但是其可控性和可靠性并没有得到相应的提高，因此，人们提出了对故障进行动态自检测、自修复的要求，并努力寻找新的容错系统设计方法。受到胚胎细胞的生长发展、生物体自修复、个体学习、群体遗传进化机制等生物特点的启发，学者们提出了一种模仿生物体的多细胞组织体系结构的新型硬件，即胚胎型硬件。而作为胚胎型硬件的一个重要组成部分，即重构控制配置电路在胚胎型硬件重构过程中起着核心的控制配置作用，主要用来实现将经过进化算法得到的染色体(配置位串)正确配置到相应的胚胎阵列单元中，从而最终实现胚胎型硬件的自修复、自复制的容错功能。国内外对于基于仿生生物启发式思想的胚胎型硬件的电路体系结构、内部主电路的构成及工作机理已经进行了一些较深入的研究，并取得了一定的研究成果，但对于与胚胎电路主电路协同工作的重构控制配置电路的设计研究方面所做的工作并不多。多伦多大学电气工程的Jonathan Rose助理教授以及加利福尼亚大学电气工程及计算机科学的Alberto Sangiovanni-Vincentilli教授介绍现场可编程门阵列FPGA的内部结构时就其控制配置电路的构造原理方面进行了研究。CornellUniversity大学电气及计算机工程学院的John Teifel和Rajit Manohar就如何保证FPGA配置数据位流的安全可靠性问题进行了讨论。在国内，对胚胎电子学的研究尚处于起步阶段。武汉大学、西安电子科技大学以及东北大学等高校在关于现场可编程门阵列FPGA的结构设计及控制电路方面做了一些较简单的研究，但并没有取得实质性的进展。深圳大学信息工程学院EDA中心对功能模块基于多路选择器结构的胚胎电子阵列的内部结构、工作原理以及FPGA的可重构控制配置原理做了一些初步的研究。总之现有文献中没有给出一种在胚胎型硬件中切实可行的重构控制配置电路，都是只作了一些初步的研究，在实际应用中并不能取得很好的效果。

发明内容

本发明的目的在于提供一种在胚胎型硬件中切实可行的重构控制配置电路，为面向深空等恶劣应用环境的胚胎型硬件提供一种具有准确实时的重构控制配置电路。

为实现上述目的，本发明是通过以下的技术方案来实现的：

本发明的胚胎型硬件重构控制配置电路是在对有序二叉判定图OBDD和多路选择器树MuxTree的功能研究的基础上，受二叉判定图OBDD结构特点的启发，发明了以多路选择器树MuxTree为基本原胞的胚胎型硬件重构控制配置电路。

一种胚胎型硬件重构控制配置电路，以多路选择器树MuxTree为基本原胞构成胚胎电子阵列电路，其中每个多路选择器树MuxTree基本原胞由可编程功能模块FU、开关模块SB以及存储单元CREG组成；所述的可编程功能模块FU包括测试模块TB、存储模块MB、连接模块CB、输出模块OB，连接模块CB包括两个8选1多路选择器M3和M4，其分别在三位控制变量LEFT2：0以及RIGHT2：0的控制选择下，各自从8个输入信号中选取一个信号输出提供给测试模块TB中的主多路选择器M0的左右分支；所述的8个输入信号从左至右分别是：恒定逻辑值0，恒定逻辑值1，南面基本原胞输入端SIN，东南面基本原胞的输入端EIN，西南面基本原胞的输入端WIN，D型触发器F的输出，长距离连接线SIB和长距离连接线SOB。

前述的胚胎型硬件重构控制配置电路，其特征在于所述的测试模块TB包括主多路选择器M0和多路选择器M1，所述的多路选择器M1从东边总线EOBUS和EIBUS中选择一条总线信号作为控制信号来控制主多路选择器M0。

前述的胚胎型硬件重构控制配置电路，其特征在于所述的输出模块OB包括一个2选1多路选择器M2，其与主多路选择器M0的输出相连，还与D型触发器F向北的输出相连。

前述的胚胎型硬件重构控制配置电路，其特征在于所述的2选1多路选择器M2上还连接有现场可编程配置信号REG的输入端，其控制基本原胞的组合或时序行为：该基本原胞的输出端NOUT在两个来源中选用一个，这取决于输出模块OB中的2选1多路选择器M2的现场可编程配置信号REG的值，如果该基本原胞纯粹是组合电路，则现场可编程配置信号REG等于0，输出端NOUT是2选1多路选择器的输出；另一方面，如果该基本原胞需要有一个时序的性能，则现场可编程配置信号REG等于1，输出端NOUT是D型触发器F的输出。