[发明专利]全球定位系统相关器电路

说明书

技术领域

本发明涉及一种全球定位系统相关器电路，尤其涉及一种作为芯片电路使用的全球定位系统相关器电路。

背景技术

在GPS扩频通信的接收端，需要利用相关器对伪随机码与本地码相关输出进行累加，以便于获得相关运算的最大值，从而实现对接收信号的跟踪和捕获。

在已有的设计中，通常使用全加器来构成相关器，但考虑到GPS接收机是多通道工作，对相关器的需求量很大，所有有必要在设计中减小相关器的面积和功耗，提高其集成度。这里设GPS接收信号的频率为20Mb/s，一般的数字电路都能满足这一要求，所以暂不将速度列入优化目标。

普通的相关器电路直接将21位数据送进全加器进行运算，始终布局比较简单，但随着数据位数的增加，电路所用的晶体管数目将急剧增多，使得芯片面积增大，并产生很大的功耗，从而影响GPS接收机芯片的性能。

发明内容

本发明提供一种能够减小芯片面积、降低器件功耗并可作为芯片电路使用的全球定位系统相关器电路。

本发明采用如下技术方案：

一种全球定位系统相关器电路，包括：6位全加器、寄存器组、锁存器组和时钟产生电路，6位全加器的输出端分别与寄存器组的输入端连接，寄存器组的输出端分别与锁存器组的第一至第六输入端连接，时钟产生电路产生的第一时钟信号用作寄存器组的开关控制信号，时钟产生电路产生的第二时钟信号用作寄存器组的复位信号和锁存器组的开关控制信号，在6位全加器与锁存器组之间设有14位计数器，14位计数器功能控制端C与6位全加器最高位进位信号端连接，14位计数器的14个输出端分别与锁存器组的第七至第二十输入端连接，时钟产生电路产生的第一时钟信号同时用作14位计数器的时钟信号，时钟产生电路产生的第二时钟信号经过延时单元延时后形成第三时钟信号，该第三时钟信号用作14位计数器的复位信号。

与现有技术相比，本发明具有如下优点：

1、采用高位14位计数器代替原有的14位全加器。计数器由D触发器构成，与JK触发器构成的计数器相比，其硬件电路消耗比较小。所采用得计数器是寄存器输出，所以计数器后的14个寄存器可以省去，而直接采用14个锁存器作为输出接口。采用该设计共节省140个晶体管，由此减小了芯片面积。

2、与全加器相比，计数器的数据翻转概率较小。根据P_d＝P_t·C·f·V_dd²(这里P_t表示每次翻转造成的功耗)可知，减小翻转的概率，也就减小了电路的功耗。

3、设计专门的时钟产生电路。由外部信号产生非重叠时钟，只要reset信号高电平维持时间不全部处于PH2为低的时间窗口内，就能产生符合要求的控制信号。

附图说明

图1是GPS相关器电路的完整电路图，其中包含的14位计数器的详细电路见图2所示。时钟产生单元的详细电路见图.3。

图2是14位计数器的电路图，该结构在dump1、C和S信号控制下，可代替全加器，实现既定的累加功能。

图3是时钟产生电路，由clock和reset产生非重叠时钟dump1和dump2，用以控制相关器输出。

图4是计数器第一位和周围电路的连接示意图，包括和控制信号的连接，和全加器、下级D触发器以及输出锁存器的连接。

图5是全加器部分在dump1和dump2两个时钟控制信号作用下所有信号的时序图。dump2作为采样/清零信号，作用在dump1时钟的低电平窗口中，并且下降沿和dump1信号的上升沿切齐。

图6是计数器部分在dump1和dump2两个时钟控制信号作用下所有信号的时序图。dump2作为采样信号，作用在dump1时钟的低电平窗口中，并且下降沿和dump1信号的上升沿切齐。dump2通过延时单元后生成的dump3作为清零信号，dump3的下降沿处于dump1的高电平窗口中。

具体实施方式