[发明专利]控制栅氧化层厚度的方法及半导体器件的制作方法无效
| 申请号： | 200710037673.4 | 申请日： | 2007-02-13 |
| 公开（公告）号： | CN101246851A | 公开（公告）日： | 2008-08-20 |
| 发明（设计）人： | 陈文丽;蔡信裕;汪宪国;徐丹 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/822 | 分类号： | H01L21/822;H01L21/8247 |
| 代理公司： | 北京集佳知识产权代理有限公司 | 代理人： | 逯长明 |
| 地址： | 201203*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 控制 氧化 厚度 方法 半导体器件 制作方法 | ||
1. 一种控制栅氧化层厚度的方法，其特征在于，包括：
提供包含核心器件区域和外围电路区域的半导体衬底；
在外围电路区域的半导体衬底上形成牺牲氧化层；
在核心器件区域的半导体衬底上以及外围电路区域的牺牲氧化层上形成介质层-捕获电荷层-介质层的三层堆叠结构，其中牺牲氧化层上的介质层为第一介质层，捕获电荷层上的介质层为第二介质层；
去除外围电路区域的第一介质层上的捕获电荷层和第二介质层；
去除外围电路区域的半导体衬底上的牺牲氧化层和第一介质层；
在外围电路区域的半导体衬底上形成栅氧化层。
2. 根据权利要求1所述控制栅氧化层厚度的方法，其特征在于，所述牺牲氧化层的厚度大于等于60埃。
3. 根据权利要求2所述控制栅氧化层厚度的方法，其特征在于，所述牺牲氧化层的厚度为60埃至200埃。
4. 根据权利要求1所述控制栅氧化层厚度的方法，其特征在于，采用干法刻蚀工艺去除外围电路区域的第一介质层上的捕获电荷层。
5. 根据权利要求1或者4所述控制栅氧化层厚度的方法，其特征在于，采用湿法刻蚀工艺去除外围电路区域的半导体衬底上的牺牲氧化层和第一介质层。
6. 根据权利要求1所述控制栅氧化层厚度的方法，其特征在于，采用热氧化法在外围电路区域的半导体衬底上形成栅氧化层。
7. 一种半导体器件的制作方法，其特征在于，包括：
提供包含核心器件区域和外围电路区域的半导体衬底；
在外围电路区域的半导体衬底上形成牺牲氧化层；
在核心器件区域的半导体衬底上以及外围电路区域的牺牲氧化层上形成介质层-捕获电荷层-介质层的三层堆叠结构，其中牺牲氧化层上的介质层为第一介质层，捕获电荷层上的介质层为第二介质层；
去除外围电路区域的第一介质层上的捕获电荷层和第二介质层；
去除外围电路区域的半导体衬底上的牺牲氧化层和第一介质层；
在外围电路区域的半导体衬底上形成栅氧化层；
在核心器件区域的介质层-捕获电荷层-介质层的三层堆叠结构以及外围电路区域的栅氧化层上形成栅极，在栅极两侧的半导体衬底内形成源极和漏极。
8. 根据权利要求7所述半导体器件的制作方法，其特征在于，所述牺牲氧化层的厚度大于等于60埃。
9. 根据权利要求8所述半导体器件的制作方法，其特征在于，所述牺牲氧化层的厚度为60至200埃。
10. 根据权利要求7所述半导体器件的制作方法，其特征在于，采用干法刻蚀工艺去除外围电路区域的第一介质层上的捕获电荷层。
11. 根据权利要求7或者10所述半导体器件的制作方法，其特征在于，采用湿法刻蚀工艺去除外围电路区域的半导体衬底上的牺牲氧化层和第一介质层。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200710037673.4/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
