[发明专利]利用可变级数压控震荡器改善输出时钟性能的锁相环路

说明书

技术领域

本发明涉及一种锁相环路，特别是指一种利用可变级数压控震荡器改善输出时钟性能的锁相环路。

背景技术

锁相环路(Phase-locked loop，PLL)在电子学及通信领域中有着广泛的应用，对于一个锁相环路来说，衡量其性能好坏的重要参数之一即输出时钟的抖动(jitter)，其中压控震荡器(Voltage control oscillator，VCO)的控制电压上的波纹对抖动有相当大的影响。

在先前技术的锁相环路中，压控震荡器大多采用环形震荡器的结构，如图1所示，其由N级相同子结构所串联，由于震荡器的周期正比于2N*Td，在相同尺寸及负载下Td是相同的，故环形震荡器的级数愈多，则周期愈大，频率愈低，增益愈小，图2为一压控震荡器的特性图，当增益K_VCO愈大时，曲线愈陡，即在电源电压相同的情况下，增益愈大所能达到的最大输出频率也愈高；而当压控震荡器设计好之后，其增益即不再改变，而且为了达到预期的最大输出频率及宽调频范围，增益会设定为很大的数值，然而由于增益与输出抖动成正比，故现有技术中大的增益必然会增大输出时钟的抖动。

因此，本发明即针对上述现有技术的内个缺点，提出一种利用可变级数压控震荡器改善输出时钟性能的锁相环路，以有效克服上述技术问题。

发明内容

本发明的主要目的在于，提供一种利用可变级数压控震荡器改善输出时钟性能的锁相环路，其提供一可变级数的压控震荡器，通过改变级数来提高增益。

本发明的另一目的在于，提供一种利用可变级数压控震荡器改善输出时钟性能的锁相环路，其利用可变级数的压控震荡器增益增大时，减少抖动。

为达上述的目的，本发明提供一种利用可变级数压控震荡器改善输出时钟性能的锁相环路，其包括一可编程分频器(PFD)，接收由外部输入的一频率讯号，并产生一输出讯号；一切换式电容转换器(Charge pump)，接收输出讯号并产生一控制电压；一低通滤波器(LPF)，过滤控制电压使较低频率的讯号可通过；以及一压控震荡器(VCO)，其为一可变级数的环形震荡器，压控震荡器中具有多个延迟单元，每一该延迟单元代表一级，压控震荡器受控制电压的影响而产生一输出电压。本发明中的可变级数压控震荡器可调整增益及输出频率，从而使锁相环路的抖动大大减少。

以下结合附图及实施例进一步说明本发明。

附图说明

图1为现有技术中压控震荡器的结构图。

图2为现有技术中压控震荡器的控制电压-输出频率的曲线图。

图3为本发明锁相环路的方块图。

图4为本发明中压控震荡器的架构图。

图5为本发明中锁相环路的输出讯号以50Mhz～1000Mhz为指针时的特性曲线图。

标号说明

10分频器

12可编程分频器14切换式电容转换器(Charge pump)和低通滤波器

16压控震荡器

18电流偏置

200、202、204、206、208延迟单元

具体实施方式

本发明提供一种利用可变级数压控震荡器改善输出时钟性能的锁相环路，其结构如图3所示，由外部输入一频率讯号CLK_in至一分频器10a中进行分频动作，与一输入电压V_in一同传送至一可编程分频器(Programmable Frequency Divider，PFD)12以控制频率讯号的频率，并产生一输出讯号；此输出讯号传送至切换式电容转换器(Charge pump)及低通滤波器(Low-pass filter，LPF)14，其中切换式电容转换器(Charge pump)可将输出讯号转换为一电流讯号并产生一控制电压V_c，而低通滤波器则用以过滤该控制电压V_c，仅有较低频率的讯号可通过低通滤波器进入一压控震荡器(Voltage control oscillator，VCO)16，且另有一电流偏置(Ibias)18，分别输入一偏压讯号至切换式电容转换器(Charge pump)及压控震荡器16中；压控震荡器16会受控制电压V_c的影响而产生一输出电压V_out，此输出电压再经过一分频器10b分频后，最终输出一频率讯号CLK_out。此外，输出电压V_out更可反馈回可编程分频器12以作为输入电压V_in，中间经过一分频器10c分频。