[发明专利]利用深亚微米技术制造高电压装置的方法

说明书

技术领域

本发明涉及一种利用深亚微米技术制造高电压装置的方法，是一种MOS组件结构中添加图案化金属硅化物的制造方法，特别涉及一种将图案化金属硅化物的水平宽度限缩在小于MOS组件结构中源/漏极内之高浓度离子区的水平宽度的一种制造方法。

背景技术

漏极工程最早的努力，是使用一个称为双扩散漏极的工艺，此技术中，磷及砷均植入基板中以形成源极和漏极扩散。因为磷的扩散较砷快，通常边缘的分布主要是磷，且接面不至于太陡。由于侧面扩散之故，栅极电极下将扩展类似的渐变分布。而后发展出侧向双扩散漏极。利用此方法可减少电场尖峰值20％以上。

现有的高电压栅极结构是在一栅极堆栈两侧的源/漏极内，再制作出一相较于源/漏极区域离子浓度更高的区域，这种栅极结构在承受电压方面有不错的表现，但在源/漏极区域上直连接其它的导电层，如铝、铜等，导电层的材料对以硅为基板的附着力并不良好，两者之间的接触电阻也不低，就算为了降低导电层与基板之间的接触电压，采用自行对准金属硅化物工艺来降低接触电阻，却会因为在间隙壁(spacer)与图案化金属硅化物(Salicide)之间的接合面引发漏电(leakage)的问题。

为解决现有技术上述之问题，本发明提出一种利用深亚微米技术制造高电压装置的方法：先制作一具有半导体组件的基板，于基板上制作栅极结构及间隙壁后；于制作后的基板上设金属层，并加设一组图案化掩膜于金属层上，图案化掩膜位于栅极结构上方、源/漏极内的高浓度离子区位置上方，源/漏极内的高浓度离子区位置上方的图案化光刻胶其水平宽度分别小于源/漏极内的高浓度离子区位置的水平宽度，以此组图案化光刻胶对金属层进行刻蚀，刻蚀后进行回火，并加入溶剂将未反应的金属加以去除，完成本发明的结构；相较于现有技术，本发明的结构可以承受更高的接触电阻及维持击穿电压。

发明内容

本发明的主要目的在于，提供一种利用深亚微米技术制造高电压装置的方法，其控制图案化金属硅化物层位于源/漏极内的高浓度离子区位置，相较于现有技术更可降低接触电阻，维持栅极结构的击穿电压。

为达上述目的，本发明的适用于半导体的高电压结构及其制造方法是于沉积金属层后加设一组图案化光刻胶于金属层上，将未被图案化光刻胶掩膜覆盖的金属层加以刻蚀去除，再经由加温回火，使金属层下方与硅基板反应成图案化金属硅化物层，再添加溶剂去除未反应的金属层；图案化金属硅化物层位于栅极结构上、源/漏极内的高浓度离子区位置，相较于现有技术图案化金属硅化物层位于栅极结构上、整个源/漏极内，本发明更能够降低接触电阻并维持栅极结构的击穿电压。

以下结合附图及实施例进一步说明本发明。

附图说明

图1(a)至图1(l)为本发明较佳实施例在制作MOS组件的各步骤构造剖视图。

图2为本发明实施方式流程图。

标号说明

10基底

20STI区域

30栅极氧化层

40多晶硅层

50源极

60漏极

70第一离子区

80第二离子区

90介电层

95间隙壁

100图案化光致抗蚀涂层

110金属层

120图1的图案化光致抗蚀涂层

130图案化金属图案化金属硅化物图案化金属硅化物层

具体实施方式

图1(a)至图1(l)为本发明较佳实施例在制作MOS组件的各步骤构造剖视图，图2为本发明实施方式流程图。请同时参照图1及图2。

首先，进行步骤S10，提供具有半导体组件基底10，如图1(a)所示，基底10上已具有STI区域20、栅极结构(由栅极氧化层30及多晶硅层40组成)，栅极结构的源/漏极(50及60)及源/漏极(50及60)内的分别有第一离子区70及第二离子区80，第一离子区70及第二离子区80的离子浓度的较源/漏极(50及60)高，第一离子区70及第二离子区80垂直深度未贯穿源/漏极(50及60)的垂直高度。