[发明专利]半导体器件的制作方法

说明书

技术领域

本发明涉及一种半导体器件的制作方法，尤其涉及减小半导体器件临界尺寸的方法。

背景技术

半导体器件随着集成度的增加具有减小的单元面积，由于这种减小的单元，使相邻器件之间的空间也被减小。

例如，随着半导体器件的集成度增加，减小将一个元件连接到另一元件或将一个层连接到另一个层的接触孔的尺寸，同时增加层间介质层的厚度。这样，接触孔的长宽比，即接触孔的直径相对于接触孔的长度的比增加，以便降低在光刻工艺中用于形成接触孔的对准余量。结果，通过形成接触孔的常规方法形成微小接触孔变得很困难。

现有在动态随机存储器(DRAM)制作过程中减小接触孔临界尺寸的方法。如图1所示，在半导体衬底50上顺次形成第一绝缘层52、导电层54和第二绝缘层56。

在形成导电层54之前，可以通过光刻工艺部分蚀刻第一绝缘层52以形成金属插塞(未示出)并暴露第一绝缘层52下面的区域，然后，当在第一绝缘层52上形成导电层54时，导电层54会穿过金属插塞与第一绝缘层52下面的区域电接触。

参考图2，在第二绝缘层56上形成第一光刻胶层(未示出)，经过曝光显影工艺，定义布线图案；以第一光刻胶层为掩膜，沿布线图案蚀刻第二绝缘层56和导电层54至露出第一绝缘层52，以在第一绝缘层52上形成布线58；在形成布线58之后，灰化法去除第一光刻胶层，在第一绝缘层52上和布线58上通过高密度等离子体(HDP)化学气相沉积法形成用作层间介质层的第三绝缘层60；通过化学机械抛光(CMP)工艺或深腐蚀工艺平坦化第三绝缘层60；在第三绝缘层60上形成第四绝缘层62；然后在第四绝缘层62上涂覆第二光刻胶层(未示出)，经过曝光显影工艺，在第二光刻胶层上定义接触孔图形；以第二光刻胶层为掩膜，沿接触孔图形蚀刻第四绝缘层62至露出第三绝缘层60，形成第一接触孔63，第一接触孔63的临界尺寸为接触孔图形定义的临界尺寸。

另外，在包括布线58的最终结构的表面上可沉积诸如未掺杂硅酸玻璃(USG)、高密度等离子体(HDP)氧化物或化学气相淀积(CVD)氧化物的氧化硅基材料，以便后续形成第三绝缘层60。

在平坦化的第三绝缘层60上沉积相对于氧化硅基材料的第三绝缘层60具有蚀刻选择性的材料，诸如氮化硅或多晶硅，由此在第三绝缘层60上形成第四绝缘层62。

参考图3，通过灰化和剥离工艺从第四绝缘层62上除去第二光刻胶层；在第四绝缘层62的侧壁上形成侧墙64，用以后续减小接触孔的临界尺寸。

参考图4，以第四绝缘层62及侧墙64为掩膜，蚀刻第三绝缘层60和第一绝缘层52至露出半导体衬底50，形成第二接触孔66，所述第二接触孔66的临界尺寸比第一接触孔的临界尺寸小，为预定临界尺寸。

如图5所示，去除第四绝缘层62及侧墙64，接着在第二接触孔66中进行后续的填充步骤。

在如下申请号为200310123006的中国专利申请中，还可以发现更多与上述技术方案相关的信息。

现有减小半导体器件临界尺寸的方法，例如将动态随机存储器的接触孔临界尺寸从图形化定义的临界尺寸减小至预定临界尺寸过程中，由于在第四绝缘层上形成第二光刻胶，经过曝光显影后，需要将半导体衬底从曝光机台中移往蚀刻机台对第四绝缘层蚀刻，形成第一接触孔；接着再将半导体衬底放入蚀刻机台内进行侧墙的沉积和第三绝缘层，形成第二接触孔；最后，还需去除第四绝缘层及侧墙。整个步骤繁锁，并且将半导体衬底不断地从一个机台取出放入另一个机台，花费时间长，成本提高；另外在第四绝缘层侧壁沉积侧墙用以减小接触孔的临界尺寸，由于一步形成侧墙，沉积及后续过程中会产生误差，导致接触孔临界尺寸误差增大。

发明内容

本发明解决的问题是提供一种半导体器件的制作方法，防止制作半导体器件花费时间长，成本高，以及半导体器件临界尺寸误差大。