[发明专利]凸点光刻机的曝光方法

说明书

技术领域

本发明涉及一种半导体芯片的制造方法，具体地说，涉及一种凸点光刻机的曝光方法。

背景技术

半导体芯片的制造是由一系列对硅片表面进行复杂物理化学处理的工艺所组成。其中，光刻法，或更具体的说是光刻蚀术，涉及把掩模版或半导体电路掩模的一个或多个图形，投射到晶圆的光敏面层上并显影(称光刻)。经刻蚀、离子注入、抛光、后道圆片级封装等工序形成一种或多种电路，并会被切割成独立的芯片(die，集成电路的核心)，最后进行各种测试。关于该部分的扩展讨论可以在半导体制造相关资料中查询，例如Wolf S.和Tauber，R.N.的著作，Silicon Process Technology，California：Sunset Beach，Lattice Press(1986)。

采用凸点(bumping)光刻机的圆片级封装技术，可以使整个装配和封装工艺在硅片级完成，使芯片生产在提高生产效率的同时获得更低的成本。在圆片级封装中的光刻技术，类似前道光刻，采用凸点步进式(stepper)光刻机，也是将掩模版的图形，经曝光光线(汞灯)照明，由光学成像系统将上述图形复制到涂有光刻胶感光性材料的晶片。该晶片是指已经过了前道生产工艺并形成芯片的晶圆片。

在凸点光刻过程中，一次曝光的区域称为曝光场，晶圆片上的所有曝光场均按照一定的次序进行连续曝光，完成晶圆片的单层光刻。该过程主要涉及步进重复工作模式，曝光前驱动工件台将当前曝光场中心移动至光刻机光轴，由控制器触发曝光，曝光时晶圆位置保持不动。合理的规划曝光场位置以及步进次序可减少晶圆片的曝光时间。目前，有关图形和曝光路径优化的研究主要针对前道步进扫描光刻机，(例如Albert V.Ferris-Prabhu在IEEE(1989)上发表的An Algebraic Expression to Count the Number of Chips on a Wafer，Chen-FuChien，Shao-Chung Hsu and Chih-Ping Chen等在IEEE(1999)上发表的An Iterative Cutting Procedure for Determining the Optimal Wafer Exposure Pattern，Carlos Ortega等在SPIE Vol.3216上发表的Die allocation optimization for yield improvement，ASML公司的KOEN Eijsvogels等发表的influence of wafer layout on throughput)，而对于后道凸点光刻机曝光优化策略的研究极少关注。通过合理规划在晶圆上曝光场的分布和曝光次序，以及批处理流程可以提高产率，达到降低后道封装工艺成本的目的，从而获取巨大的经济效益。

此外，现有设备中，前道晶圆片的曝光场通常采用规则的“S”形或“Z”形路径进行曝光，其规划方法简单，较少考虑优化问题。当前公开的专利和科技文献中尚无凸点光刻机快速曝光的方法或策略的相关报道，基于以上考虑，有必要提供一种从晶圆曝光图形、曝光路径和曝光批处理流程等方面，采取一定的方法和策略进行合理的规划，以提高凸点光刻机的曝光产率的方法。

发明内容

本发明的目的在于提供一种半导体芯片的制造方法，具体地说，涉及一种凸点光刻机的曝光方法。

为实现上述目的，本发明提供一种凸点光刻机的曝光方法，该方法首先获取前道工序晶圆片信息及曝光场数据，并通过覆盖式优化图形规划，将若干个前道曝光场合并扩大成新的后道曝光场，最后在所述覆盖式优化图形规划的基础上，对曝光场分布中新的曝光场进行曝光路径规划和批处理流程规划。

与现有技术相比，采用本发明的凸点光刻机的曝光方法能够提高凸点光刻机的曝光产率。

附图说明

通过以下对本发明实施例结合其附图的描述，可以进一步理解其发明的目的、具体结构特征和优点。其中，附图为：

图1为本发明方法的图形与路径规划程序流程示意图。

图2为本发明方法的处理结构示意图。

图3为本发明的前道晶圆片曝光场分布示意图。

图4为本发明测量系统有效测量边界判断曝光场分布状态的示意图。

图5为本发明覆盖式优化图形规划后的曝光场分布示意图，a为全场曝光模式分布；b为标准曝光模式分布。

图6为本发明前道的中心曝光场与覆盖式优化图形规划后新的中心曝光场之间的位置关系示意图，a为R(0，0)位置关系；b为R(0，1)位置关系；c为R(1，1)位置关系；d为R(1，0)位置关系。