[发明专利]低硬件开销Reed－Solomon解码器

权利要求书

1.一种低硬件开销Reed-Solomon解码器，其特征在于，包括：

校正子多项式/钱式搜索/错误估计值计算多功能模块，通过算法S_i＝((r_n-1α^i-1+r_n-2)α^i-1+…+r₁)α^i-1+r₀ 1≤i≤2t实现对校正子多项式的计算；同时该模块还用于时分实现钱式搜索和错误估计值计算；

错误位置多项式/错误估计值多项式求取多功能模块，通过改进型无逆Berlekamp-Massey算法，时分实现对错误位置多项式和错误估计值多项式的求取；

所述校正子多项式/钱式搜索/错误估计值计算多功能模块包括2t+1个第一计算单元，其中每个第一计算单元的结构如下，包括：

第一多路复用器M1，其三个输入分别为校验位r_i、0和σ_v/ω_k，其中，σ_v为错误位置多项式/错误估计值多项式求取多功能模块输出的错误位置多项式系数，ω_k为错误位置多项式/错误估计值多项式求取多功能模块输出的错误估值多项式系数，i为1到2t中的数字，v为0到t中的数字，k为0到t-1中的数字；

第一伽罗华域加法器，其两个输入分别为所述第一多路复用器M1的输出和第一伽罗华域乘法器的输出，而其输出则送入Si寄存器；

第二多路复用器M2，其两个输入分别为α^i-1和α^j，其中α^i-1为校正子计算时迭代乘数，α^j为钱式搜索/错误估计值计算时迭代乘数，其输出则送入所述第一伽罗华域乘法器；i为1到2t中的数字，j在该计算单元用于钱式搜索时为0到t中的数字，j在该计算单元用于错误估值计算时为0到t-1中的数字；

第一伽罗华域乘法器，其两个输入分别为所述第二多路复用器M2的输出和所述Si寄存器的输出，而其输出则送入所述第一伽罗华域加法器中；

Si寄存器，其输入为所述第一伽罗华域加法器的输出，而其输出则为Si；

所述错误位置多项式/错误估计值多项式求取多功能模块包括t+1个第二计算单元，其中每个第二计算单元的结构如下，包括：

T_i寄存器，其输入为校正子多项式的系数S_i，而其输出则送入第二伽罗华域乘法器中；

第二伽罗华域乘法器，其两个输入分别为T_i寄存器的输出、μ_i寄存器的输出，而其输出则为δ_i；

μ_i寄存器，其输入为第二伽罗华域加法器的输出，其输出送入第二伽罗华域乘法器、第三伽罗华域乘法器及第三多路复用器中；

第三伽罗华域乘法器，其两个输入分别为所述μ_i寄存器的输出和γ，而其输出则送入第二伽罗华域加法器中；

第二伽罗华域加法器，其两个输入分别为所述第三伽罗华域乘法器的输出和第四伽罗华域乘法器的输出，而其输出则送入μ_i寄存器中；

第四伽罗华域乘法器，其两个输入分别为δ和λ_i-1，而其输出则送入所述第二伽罗华域加法器中；

第三多路复用器，其两个输入分别为λ_i-1和μ_i寄存器的输出，而其输出则送入λ_i寄存器中；

λ_i寄存器，其输入为第三多路复用器的输出，而其输出则为λ_i；

t表示所述解码器的最大能纠错误数。