[发明专利]浅沟槽隔离结构及其制造方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种浅沟槽隔离(STI)结构及其制造方法。

背景技术

随着半导体技术的飞速发展，半导体器件特征尺寸显著减小，对芯片制造工艺也相应地提出了更高的要求。其中一个具有挑战性的课题就是绝缘介质在各个薄膜层之间或沟槽中均匀无孔地填充以提供充分有效的隔离保护。在制造工艺进入深亚微米技术节点之后，0.13μm以下的元件例如MOS器件有源区之间的隔离已大多采用浅沟槽隔离(shallowtrench isolation，STI)结构。STI隔离结构的形成首先需要在衬底中刻蚀出沟槽，再利用化学气相淀积(CVD)在浅沟槽中填入介电质，例如氧化硅，再利用化学机械研磨(CMP)的方法使晶片表面平坦化。

在90nm技术节点，由于STI隔离沟槽通常具有较高的深宽比，为了实现均匀无孔隙(void)的填充，通常采用高密度等离子化学气相淀积(High-Density-Plasma CVD，HDP-CVD)工艺在沟槽中填充氧化硅。HDP-CVD工艺是在一个反应腔室中通过高频和射频偏压同步地进行淀积和刻蚀的工艺。具体来说，在HDP-CVD工艺中，淀积过程通常是由硅烷SiH₄和氧气O₂的反应来实现，而刻蚀过程通常是由Ar或He与O₂离子轰击的溅射(Sputtering)反应来完成，参见《高密度等离子体化学气相淀积工艺简介》，作者陈英杰--半导体国际和美国专利US 5,872,058公开的技术方案中所记载的。

但是，在器件特征尺寸进入90纳米工艺节点之后，目前甚至达到65纳米以下，器件有源区更加密集，要求STI隔离沟槽具有非常高的深宽比(例如4∶1或更高)。进一步增强沟槽的填充能力，实现无孔隙和无损伤填充，仍然是HDP-CVD工艺面临的巨大挑战。

发明内容

因此，本发明的目的在于提供一种STI隔离结构及其制造方法，能够实现高深宽比STI隔离沟槽的无空隙和无缺陷填充。

为达到上述目的，本发明提供的浅沟槽隔离结构的制造方法，包括：

提供一半导体衬底；

在所述半导体衬底表面形成垫氧化层和垫氮化层；

刻蚀所述垫氧化层、垫氮化层和半导体衬底形成沟槽；

以第一高密度等离子化学气相淀积工艺在所述沟槽和衬底表面沉积第一介质层；

执行第一热退火步骤；

以第二高密度等离子化学气相淀积工艺在所述第一介质层表面沉积第二介质层；

执行第二热退火步骤；

研磨所述第一介质层和第二介质层至所述垫氮化层；

移除所述垫氮化层和垫氧化层。

优选地，所述方法还包括刻蚀所述垫氮化层的步骤，以增大对应沟槽位置的垫氮化层开口。

所述方法还包括在沟槽内壁和底部表面形成衬氧化层的步骤。

所述第一高密度等离子化学气相淀积工艺的淀积/溅射比为5至7。

所述第一介质层为二氧化硅、氟硅玻璃、未掺杂的硅酸盐玻璃和正硅酸四乙酯中的一种。

所述第二高密度等离子化学气相淀积工艺的淀积/溅射比为2至4。

所述第二介质层为二氧化硅、氟硅玻璃、未掺杂的硅酸盐玻璃和正硅酸四乙酯中的一种。

所述第一热退火在氮气气氛中进行。

所述第一热退火的温度为900～1150℃，时间为50～150min。

所述第二热退火为快速热退火。

所述第二热退火的温度为900～1200℃，时间为5～20sec。

所述垫氧化层利用热氧化或原位蒸气产生工艺形成。

所述工艺温度为900～1000℃。

所述垫氧化层的厚度为

所述垫氮化层利用等离子增强化学气相淀积工艺、在700～800℃的温度下形成。

所述垫氮化层的厚度为

所述衬氧化层利用热氧化或原位蒸气产生工艺形成。

所述工艺温度为900～1100℃。

所述衬氧化层的厚度为

相应地，本发明还提供了一种浅沟槽隔离结构，包括沟槽和衬氧化层，所述沟槽中填充的绝缘物质包括以第一高密度等离子化学气相淀积工艺沉积的第一介质层和以第二高密度等离子化学气相淀积工艺沉积的第二介质层。

所述第一高密度等离子化学气相淀积工艺的淀积/溅射比为5至7。所述第一介质层为二氧化硅、氟硅玻璃、未掺杂的硅酸盐玻璃和正硅酸四乙酯中的一种。

所述第二高密度等离子化学气相淀积工艺的淀积/溅射比为2至4。所述第二介质层为二氧化硅、氟硅玻璃、未掺杂的硅酸盐玻璃和正硅酸四乙酯中的一种。