[发明专利]用FPGA实现N×64kbit/s同步数据复用到8.192Mbit/s数据线的方法

说明书

技术领域

本发明涉及一种数据通讯，尤其涉及一种用FPGA实现N×64kbit/s同步数据复用到8.192Mbit/s数据线的方法。

背景技术

N×64kbit/s同步数据接口是数据通信领域中的常用接口之一，其中N＝1～32，可任意调节，广泛应用于用户接入设备、网络接口设备等。

在通信产品中，N×64kbit/s同步数据接口作为用户接口，通常需要根据产品的设计要求将其复用到各更高速率的数据总线上。

现有技术中有专用芯片可以将N×64kbit/s同步数据复用到2.048Mbit/s数据总线。

由图1可见：开发设计只需要将N×64kbit/s同步数据复用到2.048Mbit/s数据总线的设备时，选用此类芯片完全可以达到要求。

但是，在一些设计场合中，往往需要将N×64kbit/s同步数据复用到8.192Mbit/s数据总线上。由图2可见：此时，若选用上述芯片，则需要再配一块可编程逻辑器件，完成从2.048Mbit/s数据总线向8.192Mbit/s数据总线的复用，增加了成本和设计的复杂性。

FPGA(英文全称为Field Programmable Gate Array，即现场可编程门阵列)是通用可编程逻辑器件，在数字通讯领域有着广泛的应用。由于市场上大容量的FPGA产品技术越来越成熟，性能价格比显著提高，使其在通讯产品的设计开发工作中进一步得到推广。用户可以利用FPGA厂家提供的开发软件，针对自己的设计需求，进行数字电路的开发设计，开发出符合市场需求的产品。

如何借用FPGA技术，使N×64kbit/s同步数据直接复用到8.192Mbit/s数据线是技术人员要解决的问题。

发明内容

本发明需要解决的技术问题是提供了一种用FPGA实现N×64kbit/s同步数据复用到8.192Mbit/s数据线的方法，旨在解决上述的问题

为了解决上述技术问题，本发明是通过以下步骤实现的：

根据用户配置信息通过时隙信号生成模块生成对应于8.192Mbit/s数据线上相应时隙位置的指示信号；

通过接口速率时钟生成模块产生与接口速率一致的时钟信号；

通过复用及解复用模块将N×64kbit/s同步数据复用到8.192Mbit/s数据总线的配置时隙位置；从8.192Mbit/s数据总线上，将配置时隙位置的N×64kbit/s同步数据解下来。

与现有技术相比，本发明的有益效果是：在达到同样效果的基础上，节省了成本；设计上的简洁，提高了产品的可靠性，产品出厂后的返修率也会有所降低。

附图说明

图1是现有技术中N×64kbit/s同步数据复用到2.048Mbit/s数据总线的模块连接图；

图2是现有技术中N×64kbit/s同步数据复用到8.192Mbit/s数据总线的模块连接图；

图3是本发明的模块连接图；

图4是图3中具体模块图；

图5是8.192Mbit/s数据总线为每秒8000帧、每帧125ms、每帧128个时隙、编号为0～127的时隙指示信号；

图6是时钟信号的每个脉冲对应接口数据信号的一个比特位，每帧16比特图；

图7是接口数据装载到8.192Mbit/s数据总线上的方法；

图8是将接口数据从8.192Mbit/s数据总线上解到N×64kbit/s的方法。

具体实施方式

下面结合附图与具体实施方式对本发明作进一步详细描述：

由图3、图4可见，本发明是通过以下步骤实现的：

根据用户配置信息通过时隙信号生成模块生成对应于8.192Mbit/s数据线上相应时隙位置的指示信号；

通过接口速率时钟生成模块产生与接口速率一致的时钟信号；

通过复用及解复用模块将N×64kbit/s同步数据复用到8.192Mbit/s数据总线的配置时隙位置；从8.192Mbit/s数据总线上，将配置时隙位置的N×64kbit/s同步数据解下来。

时隙信号生成模块主要是根据相关的用户配置信息，产生时隙指示信号。其中用户配置信息包括：N×64kbit/s同步数据接口中N的确切数字(可调，N＝1～32，其大小决定了数据接口速率的大小)，需复用到8.192Mbit/s数据总线的哪些时隙上。由此，可确定接口数据在8.192Mbit/s数据总线上的确切位置。如图5所示，根据用户配置信息产生出时隙指示信号(以N＝2，占据第2、3两个时隙为例)：