[发明专利]沟槽的填充方法及浅沟槽隔离的制造方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种沟槽的填充方法及浅沟槽隔离的制造方法。

背景技术

随着半导体集成电路制造技术的不断发展，半导体器件的尺寸越来越小，集成度越来越高；半导体器件与器件的隔离技术也由原来的硅局部氧化隔离(Local Oxidation of Silicon，LOCOS)发展为浅沟槽隔离(Shallow Trench Isolation，STI)。浅沟槽隔离通过在半导体衬底上形成沟槽，并向沟槽中填充介质材料的工艺形成。

公开号为CN1649122A的中国专利申请文件公开了一种浅沟槽隔离的制造方法；如图1至图5所示的剖面示意图：

如图1所示，提供半导体衬底12，在所述半导体衬底12上形成垫氧化层12A；接着，在所述垫氧化层12A上形成第一硬掩膜层14，在所述第一硬掩膜层14上形成第二硬掩膜层14B；

在所述第二硬掩膜层14B上形成光刻胶层16A，并图案化所述光刻胶层16A形成底部露出所述第二硬掩膜层14B的开口16B；

如图2所示，刻蚀所述开口16B底部的第二硬掩膜层14B、第一硬掩膜层14以及垫氧化层12A，形成开口16C，所述开口16C的底部露出所述半导体衬底12的表面；

如图3所示，去除所述光刻胶层16A，刻蚀所述开口16C底部的半导体衬底12，在所述半导体衬底12中形成沟槽18；

如图4所示，在所述沟槽18表面形成衬垫氧化层20，在所述沟槽18中填充氧化物22，并通过化学机械研磨去除所述第二硬掩膜层14B上多余的氧化层22，并去除所述第二硬掩膜层14B；

去除所述第一硬掩膜层14和垫氧化层12A，形成如图5所示的浅沟槽隔离结构。

所述的浅沟槽隔离的制造工艺中，在形成沟槽18后，常常用高密度等离子体化学气相沉积(HDPCVD)工艺在对沟槽18进行氧化物填充，以提高对沟槽的填充能力，减小空洞的产生；

在现有的一种HDPCVD填充沟槽的工艺中，采用O₂和SiH₄作为反应气体，用于生成氧化硅，刻蚀气体采用H₂，在高能射频源作用下，O₂、SiH₄被电离形成高密度等离子体，并在沟槽表面发生反应生成氧化硅薄膜，同时，被电离的H₂等离子体对所述氧化硅薄膜进行刻蚀，刻蚀速率小于沉积的速率；

然而所述的HDPCVD方法在沟槽18中和沟槽18以外的半导体衬底上形成氧化硅膜层后，该氧化硅膜层中常常有富含硅的氧化硅(Silicon RichOxide，SRO)颗粒，而SRO的硬度要比氧化硅的硬度要大；SRO颗粒会影响后续的化学机械研磨工艺时对研磨终点的判断，无法较为准确的判断化学机械研磨是否完成，易在第二硬掩膜层14B上形成氧化硅残留的缺陷。

发明内容

本发明提供一种沟槽的填充方法及浅沟槽隔离的制造方法，本发明在对沟槽填充时不会产生或产生较少的SRO颗粒缺陷。

本发明提供的一种沟槽的填充方法，包括：

提供具有沟槽的半导体结构；

执行第一阶段化学气相沉积，在所述半导体结构及沟槽表面形成第一膜层，所述第一膜层的厚度小于所述沟槽的深度；

对所述第一膜层执行氧气等离子体处理；

执行第二阶段化学气相沉积，在所述第一膜层上形成第二膜层，该第二膜层至少填满所述沟槽；

对所述第二膜层执行氧气等离子体处理。

可选的，所述第一阶段化学气相沉积包括多步高密度等离子体化学气相沉积和至少一步氧气等离子体处理，其中，高密度等离子体化学气相沉积和氧气等离子体处理交替进行。

可选的，所述第一阶段化学气相沉积包括如下步骤：

执行第一步高密度等离子体化学气相沉积；

执行氧气等离子体处理；

执行第二步高密度等离子体化学气相沉积。

可选的，所述第二阶段化学气相沉积包括多步高密度等离子体化学气相沉积和至少一步氧气等离子体处理，其中，高密度等离子体化学气相沉积和氧气等离子体处理交替进行。

可选的，所述第二阶段化学气相沉积包括如下步骤：

执行第三步高密度等离子体化学气相沉积；

执行氧气等离子体处理；

执行第四步高密度等离子体化学气相沉积。

可选的，所述高密度等离子体化学气相沉积中的反应气体包括O₂、SiH₄，刻蚀气体为H₂。