[发明专利]铜层及铜镶嵌结构的形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种铜层及铜镶嵌结构的形成方法。

背景技术

随着集成电路的制作向超大规模集成电路(ULSI)发展，其内部的电路密度越来越大，所含元件数量不断增加，使得晶片的表面无法提供足够的面积来制作所需的互连线(Interconnect)。为了配合元件缩小后所增加的互连线需求，利用通孔实现的两层以上的多层金属互连线的设计，成为超大规模集成电路技术所必须采用的方法。

传统的金属互连是由铝金属制作实现的，但随着集成电路芯片中器件特征尺寸的不断缩小，金属连线中的电流密度不断增大，响应时间不断缩短，传统铝互连线已达到工艺极限。当工艺尺寸小于130nm以后，传统的铝互连线技术已逐渐被铜互连线技术所取代。与铝金属相比，铜金属的电阻率更低、电迁移寿命更长，利用铜工艺制作金属互连线可以降低互连线的RC延迟、改善电迁移等引起的可靠性问题。但是，采用铜工艺制作互连线也存在两个问题：一是铜的扩散速度较快，二是铜的刻蚀困难，因此，其所适用的工艺制作方法与铝工艺完全不同，通常会采用镶嵌结构实现。

图1为说明现有的铜镶嵌结构的形成方法的器件剖面示意图，如图1所示，首先，在衬底101上沉积层间介质层102；接着，在该层间介质层102上光刻出通孔图案，并刻蚀形成通孔；再接着，为使填充的铜金属与通孔侧壁的介质层102粘附性良好，同时，防止铜金属向介质层102内扩散，在填充金属前先沉积一层粘附层103，该粘附层103通常可由Ta/TaN组合物形成。然后，在粘附层103上形成铜的晶种层104，再利用电镀的方法在通孔内填充铜金属105，形成铜层。

该铜层的形成质量对电路的性能影响很大，会直接影响到电路的多个性能参数。在形成铜层的过程中，要注意避免产生图1中所示的空洞110。一旦在铜层中产生了该空洞110，在进行后续的平坦化处理时，就会在铜金属表面形成凹陷。图2为现有的铜镶嵌结构的形成方法中平坦化铜层后的器件剖面示意图，如图2所示，在对铜金属层进行平坦化处理后，对应于铜层内的空洞110，在铜金属层的表面出现了凹陷120，而通过应力迁移(SM，Stress Migration)及电子迁移(EM，Electronic Migration)实验表明，其会影响到铜层的可靠性及寿命。

为解决这一铜层内空洞引起的可靠性及寿命问题，于2003年9月24日公开的公开号为CN1444258A的中国专利申请提出了一种新的铜沉积的方法，该方法在电镀槽内加入了缺陷减少剂，通过降低晶粒的重结晶及生长速度而减少铜生长过程中的内应力，从而减少了因生长不均匀而导致的铜层内的空洞。但是该方法并不能解决因杂质等其他原因在铜层内引起空洞的问题。

实际生产中，除了上述因生长不均匀而在铜层内产生的空洞，衬底表面在传送过程中被玷污也是在铜层内产生空洞的重要原因之一：由于铜层的生长分为两步，先利用沉积的方法(如，物理气相沉积的方法)在沉积设备中形成一层铜的晶种层，然后，再利用铜电镀设备在该晶种层上生长铜层。在这两步之间，需要在两个不同的设备间进行衬底的传送，而此时易在衬底的晶种层上附着一些挥发性有机化合物(VOC，volatile organic compounds)。

图3为现有的铜镶嵌结构的形成方法中形成晶种层后的器件剖面示意图，如图3所示，在衬底301上沉积层间介质层302；接着，刻蚀该层间介质层302形成通孔；再接着，沉积一层粘附层303；然后，在该粘附层303上，利用物理气相沉积设备形成铜的晶种层304。将形成晶种层304后的衬底传送至电镀设备中，此时，空气中存在的VOC可能会如图中310所示，附着于晶种层304上。

图4为现有的铜镶嵌结构的形成方法中电镀铜层后的器件剖面示意图，如图4所示，在随后进行电镀时，晶种层表面附着有该VOC的区域就不能顺利地进行铜的生长，在该区域附近就会形成图中320所示的非正常结构。

图5为现有的铜镶嵌结构的形成方法中平坦化铜层后的器件剖面示意图，如图5所示，最终形成的铜镶嵌结构的铜层表面具有孔隙330，其必然会对器件的可靠性及寿命造成影响，而上述专利申请中的方法并不能解决产生该类孔隙330的问题。

发明内容

本发明提供一种铜层及铜镶嵌结构的形成方法，以改善现有的形成方法中易在铜层或铜镶嵌结构内出现孔隙的问题。

本发明提供的一种铜层的形成方法，包括步骤：

提供表面已形成铜晶种层的衬底；

将所述衬底传送至铜电镀设备中；