[发明专利]形成CMOS图像传感器、栅极侧墙及改善刻蚀不均匀的方法有效

专利信息
申请号: 200710045013.0 申请日: 2007-08-17
公开(公告)号: CN101369555A 公开(公告)日: 2009-02-18
发明(设计)人: 朱虹;罗飞 申请(专利权)人: 中芯国际集成电路制造(上海)有限公司
主分类号: H01L21/822 分类号: H01L21/822;H01L21/316
代理公司: 北京集佳知识产权代理有限公司 代理人: 逯长明
地址: 201203*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 形成 cmos 图像传感器 栅极 改善 刻蚀 不均匀 方法
【说明书】:

技术领域

发明涉及半导体技术领域,特别涉及一种形成CMOS图像传感器、栅极侧墙及改善刻蚀不均匀的方法。

背景技术

目前电荷耦合器件(charge coupled device,CCD)是主要的实用化固态图像传感器件,具有读取噪声低、动态范围大、响应灵敏度高等优点,但是CCD同时具有难以与主流的互补金属氧化物半导体(Complementary-Metal-Oxide-Semiconductor,CMOS)技术相兼容的缺点,即以CCD为基础的图像传感器难以实现单芯片一体化。而CMOS图像传感器(CMOS Image sensor,CIS)由于采用了相同的CMOS技术,可以将像素阵列与外围电路集成在同一芯片上,与CCD相比,CIS具有体积小、重量轻、功耗低、编程方便、易于控制以及平均成本低的优点。

通常,CMOS图像传感器包括像素单元阵列,每个像素单元通常包括三个晶体管和一个用于吸收入射光并转换为光电流的光电二极管。

现有技术在CMOS图像传感器的制作过程中,形成晶体管侧墙的工艺,如图1所示,提供包含外围电路区IA和像素单元区IB的半导体衬底100,在半导体衬底100内定义出有源区并且对有源区进行隔离形成隔离槽102;隔离槽102构成隔离区域。半导体衬底100上隔离区域以外区域为有源区。由图1给出的CMOS图像传感器像素单元区IB包括光电二极管区域IIB(图中虚线框内)和驱动电路区域IIIB,驱动电路为由三个晶体管包括复位晶体管、源跟随晶体管和输出晶体管组成。

在半导体衬底100上的外围电路区IA和像素单元区IB的驱动电路区域IIIB形成栅介质层和多晶硅层,所述多晶硅层作为栅极。根据复位晶体管、源跟随晶体管和输出晶体管所在区域,分别形成像素单元区IB的复位晶体管的栅介质层104a、源跟随晶体管的栅介质层105a和输出晶体管的栅介质层106a;在像素单元区IB的复位晶体管的栅介质层104a上形成复位晶体管的栅极104b、在源跟随晶体管的栅介质层105a上源跟随晶体管的栅极105b及在输出晶体管的栅介质层106a上形成输出晶体管的栅极106b;在外围电路区IA形成晶体管的栅介质层107a和栅极107b。

如图2所示,在半导体衬底100内形成与半导体衬底100导电类型相反的深掺杂阱108,采用光刻胶层保护半导体衬底100的驱动电路区域IIIB、外围电路区域IA以及隔离槽102,然后进行n型的深离子注入。深离子注入之后形成的深掺杂阱108与半导体衬底100(p型)之间构成PN结,形成光电二极管。

在深掺杂阱108上对应形成与之导电类型相反的浅掺杂区110a;在驱动电路区域IIIB形成浅扩散区110b、110c、110d及110e;在外围电路区IA形成浅扩散区110f。

如图3所示,首先在半导体衬底100上像素单元区IB的复位晶体管的栅极104b、源跟随晶体管的栅极105b、输出晶体管的栅极106b和外围电路区IA的栅极107b的两侧形成侧墙112,所述形成侧墙112的目的为防止后续进行源/漏极离子注入工艺时导致晶体管的源/漏极之间的穿透(lateral diffusion)或者后续形成硅化物工艺时,栅极与浅扩散区之间发生短接。具体例如,在半导体衬底100上沉积厚度为130埃~170埃的衬氧层,衬氧层的材料为正硅酸乙酯或氧化硅;在衬氧层上沉积厚度为200埃~400埃的蚀刻阻挡层,蚀刻阻挡层的材料为氮化硅;然后再于蚀刻阻挡层上形成厚度为200埃~1200埃的顶盖层,顶盖层的材料为正硅酸乙酯或氧化硅;所述衬氧层、蚀刻阻挡层和顶盖层组成了ONO层,然后采用现有的刻蚀技术(etch-back)先刻蚀顶盖层定义出侧墙的形状,然后再刻蚀蚀刻阻挡层至露出半导体衬底100上的衬氧层,蚀刻阻挡层和衬氧层形成像素单元区IB复位晶体管、源跟随晶体管、输出晶体管和外围电路区IA晶体管的侧墙112。在半导体衬底100上保留衬氧层的目的为保护半导体衬底100在蚀刻过程中免受损坏。

如图4所示,去除半导体衬底100上的第一氧硅层;在半导体衬底100中的像素单元区IB的复位晶体管的栅极104b、源跟随晶体管的栅极105b、输出晶体管的栅极106b和外围电路区IA晶体管的栅极107b两侧进行源/漏极离子注入。由于复位晶体管的源极与深掺杂阱相连接,复位晶体管的源极不需要进行注入;复位晶体管和源跟随晶体管共用漏极115、源跟随晶体管和输出晶体管的共用源极116;形成输出晶体管的漏极117;在外围电路区IA晶体管的栅极107b两侧分别形成源极114a及漏极114b。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200710045013.0/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top