[发明专利]改善绝缘介电层缺陷及形成双镶嵌结构的方法

说明书

技术领域

本发明涉及半导体器件的制作方法，尤其涉及在铜互连工艺中改善绝缘介电层缺陷及形成双镶嵌结构的方法。

背景技术

近年来，随着半导体集成电路制造技术的发展，集成电路中所含器件的数量不断增加，器件的尺寸也因集成度的提升而不断地缩小，线的宽度也越来越窄，因此对于良好线路连接的需求也越来越大。

半导体技术向小线宽技术节点迈进的同时，后段的互连技术选用铜和低介电常数(Low k)材料作为减小0.13μm及其以下技术节点的互连电阻电容(RC)延迟的关键解决方法，由于铜具有易扩散、难刻蚀等特点，引入了双镶嵌工艺(Dual Damascene)。因此，相应的开发与双镶嵌工艺兼容的介质材料，如绝缘介电层材料就成为迫切需要。

现有铜互连双镶嵌工艺一般用低介电常数的氟硅玻璃(FSG)作为绝缘介电层材料。如图1所示，首先，在半导体衬底100上形成金属互连层102，金属互连层102的材料为铜；在金属互连层102上形成蚀刻停止层104，材料为氮化硅；接着，用物理气相沉积或化学气相沉积法在蚀刻停止层104上形成绝缘介电层106，所述绝缘介电层106的材料为氟硅玻璃等低介电常数材料；在绝缘介电层106形成防反射层108，所述防反射层108的材料为氮氧化硅等；用旋涂法在防反射层108上形成第一光刻胶层110，经过曝光显影工艺，在第一光刻胶层110上形成接触孔图案111。

如图2所示，将第一光刻胶层110作为蚀刻掩模，沿接触孔图案111蚀刻防反射层108和绝缘介电层106至露出蚀刻停止层104，形成接触孔112；灰化法去除第一光刻胶层110及防反射层108。

如图3所示，在绝缘介电层106上沉积牺牲层114，并将牺牲层114填满接触孔112；使牺牲层114表面变平坦之后，用旋涂法在牺牲层114上形成第二光刻胶层116，经过曝光显影工艺，在第二光刻胶层116上形成沟槽图案117。

如图4所示，将第二光刻胶层116作为蚀刻掩模，沿沟槽图案117蚀刻牺牲层114和绝缘介电层106，形成沟槽118，与接触孔112连通；用有机剥离液去除第二光刻胶层116和牺牲层114。

如图5所示，然后，在沟槽118与接触孔112内填充满导电物质，形成双镶嵌导电插塞120，通过蚀刻停止层104与金属互连层102导通。

在如下中国专利02106882.8还可以发现更多与上述技术方案相关的信息，在铜互连双镶嵌工艺一般用低介电常数的氟硅玻璃(FSG)作为绝缘介电层材料。

在现有铜互连双镶嵌工艺的制作绝缘介电层过程中，由于人为或机台失控原因会造成绝缘介电层表面产生缺陷，即绝缘介电层表面产生颗粒或绝缘介电层厚度超出客户给定的目标值范围，进而导致晶圆报废的后果。

发明内容

本发明解决的问题是提供一种改善绝缘介电层缺陷及形成双镶嵌结构的方法，减少绝缘介电层表面产生缺陷而造成晶圆报废。

为解决上述问题，本发明提供一种改善绝缘介电层缺陷的方法，包括下列步骤：提供带有缺陷的第一绝缘介电层的半导体衬底；通过去除部分厚度或全部厚度第一绝缘介电层去除缺陷，第一绝缘介电层的剩余厚度小于目标厚度；研磨第一绝缘介电层；沉积第二绝缘介电层，与研磨后的第一绝缘介电层组合达到目标厚度。

可选的，去除第一绝缘介电层的缺陷的方法为过蚀刻。所述过蚀刻进一步包括：在控片上沉积一层控片绝缘介电层，材料与第一绝缘介电层一致；对控片绝缘介电层进行蚀刻至露出控片；将控片绝缘介电层的厚度除以蚀刻时间，得出蚀刻速率；采用相同蚀刻方法蚀刻第一绝缘介电层；蚀刻第一绝缘介电层时间大于第一绝缘介电层初始厚度与目标厚度的厚度差除以蚀刻速率，小于等于第一绝缘介电层初始厚度除以蚀刻速率。所述过蚀刻是干法蚀刻法。

可选的，所述研磨第一绝缘介电层的方法为化学机械研磨法。沉积第二绝缘介电层的方法为化学气相沉积或物理气相沉积。

可选的，所述第一绝缘介电层和第二绝缘介电层的材料为氟硅玻璃。

本发明提供一种形成双镶嵌结构的方法，包括下列步骤：在半导体衬底上依次形成金属互连层、蚀刻停止层和第一绝缘介电层，所述第一绝缘介电层带有缺陷；通过去除部分厚度或全部厚度第一绝缘介电层去除缺陷，第一绝缘介电层的剩余厚度小于目标厚度；研磨第一绝缘介电层；沉积第二绝缘介电层，与研磨后的第一绝缘介电层组合达到目标厚度；在第一绝缘介电层和第二绝缘介电层中形成接触孔和沟槽，所述接触孔与蚀刻停止层连通，沟槽与接触孔连通；在沟槽与接触孔内填充满导电物质。