[发明专利]晶圆级封装结构及其制作方法

说明书

技术领域

本发明是有关于一种封装结构及其制作方法，且特别是有关于一种晶圆级 封装结构及其制作方法。

背景技术

近几年来，随着携带式(portable)电子产品、手持式通讯以及消费性电子 产品的成长性已凌驾于传统个人计算机(PC)产品之上，电子组件不断地朝向 高容量、窄线宽的高密度化、高频、低耗能、多功能整合方向发展。而在集成 电路(integrated circuit，IC)封装技术方面，为配合高输入/输出(I/O)数、高 散热以及封装尺寸缩小化的要求下，使得晶粒级封装(chip scale package，CSP)、 晶圆级封装(wafer level package)等高阶封装技术需求不断升高。

有别于传统以单一芯片(die)为加工标的的封装技术，晶圆级封装以晶圆 (wafer)为封装处理的对象，其主要目的在简化芯片的封装制程，以节省时间 及成本。在晶圆上的集成电路制作完成以后，便可直接对整片晶圆进行封装制 程，其后再进行晶圆切割(wafer saw)的动作，以分别形成多个芯片封装体。 制作完成的芯片封装体可安装于载板上。

在将芯片安装至载板上时，可在芯片的焊垫上形成凸块，并以凸块电性连 接焊垫与载板的接垫。现有技术是以金属凸块连接焊垫与接垫。然而，随着芯 片的小型化以及多功能化，焊垫与焊垫之间的距离愈来愈小。也就是说，凸块 与凸块间的距离也必需随的缩小。现有技术以金属凸块连接焊垫与接垫的方式 无法有效缩小凸块间的距离。如此一来，使得现有的晶圆级封装结构无法应用 于高密度的芯片。

发明内容

本发明提供一种晶圆级封装结构，其可用于焊垫密度较高的芯片。

本发明提供一种晶圆级封装结构的制作方法，其可用于封装焊垫密度较高 的芯片。

为解决上述问题，本发明提出一种晶圆级封装结构，包括一芯片、多个第 一球底金属层、多个聚合物凸块以及多个导电凸块。芯片具有多个焊垫以及一 保护层，其中保护层具有多个第一开口以将焊垫暴露。第一球底金属层覆盖保 护层所暴露出的焊垫。聚合物凸块配置于第一球底金属层上，各聚合物凸块包 括一聚合物层以及一导电柱。聚合物层具有至少一贯孔，而导电柱配置于贯孔。 导电凸块配置于聚合物凸块上，并分别通过导电柱与对应的焊垫电性连接。

在本发明的晶圆级封装结构中，上述聚合物凸块还包括多个第二球底金属 层，配置于聚合物凸块与导电凸块之间，导电凸块通过第二球底金属层以及导 电柱，与对应的焊垫电性连接。

在本发明的晶圆级封装结构中，上述聚合物凸块的材质为聚酰亚胺 (Polyimide)或聚合物(Polymer)。

在本发明的晶圆级封装结构中，上述导电柱的材质为钛钨合金。

在本发明的晶圆级封装结构中，上述导电柱的高度大于聚合物层的厚度。

本发明另提供一种晶圆级封装结构的制作方法，其包括下列步骤。首先， 提供一包括多个芯片的晶圆，其中各芯片具有多个焊垫以及一保护层，而保护 层具有多个第一开口以将焊垫暴露。接下来，在各焊垫上形成一第一球底金属 层。之后，在各第一球底金属层上形成一聚合物层，其中各聚合物层具有至少 一贯孔。然后，在各贯孔中形成一导电柱。接下来，在各聚合物层上形成一导 电凸块，覆盖导电柱，并使各导电凸块通过导电柱与对应的焊垫电性连接。

在本发明的晶圆级封装结构的制作方法中，上述聚合物凸块的材质为聚酰 亚胺(Polyimide)或聚合物(Polymer)。

在本发明的晶圆级封装结构的制作方法中，上述形成导电柱的方法包括：

在保护层以及聚合物层上形成一第一图案化罩幕，第一图案化罩幕具有多 个第二开口以暴露出贯孔；

借由第一图案化罩幕电镀贯孔以在各贯孔中形成一导电柱；以及

移除第一图案化罩幕。

在本发明的晶圆级封装结构的制作方法中，上述形成导电凸块的方法包括 下列步骤。首先，在各聚合物层上形成一第二球底金属层，并使各第二球底金 属层通过导电柱与对应的焊垫电性连接。接下来，在保护层以及聚合物层上形 成一第二图案化罩幕，第二图案化罩幕具有多个第三开口以暴露出第二球底金 属层。之后，借由第二图案化罩幕电镀各第三开口所暴露出的第二球底金属层， 以在各第二球底金属层上形成导电凸块，并使各导电凸块通过第二球底金属层 以及导电柱，与对应的焊垫电性连接。然后，移除第二图案化罩幕。