[发明专利]薄膜晶体管阵列基板及其制造方法

说明书

技术领域

本发明涉及一种阵列基板及其制造方法，特别是涉及一种用于液晶显示装置的薄膜晶体管阵列基板及其制造方法。

背景技术

液晶显示装置具有低功能、外型薄、重量轻等特点，目前广泛应用于显示器、电视、笔记本电脑等。液晶显示装置的电路结构如图1所示，在有源阵列基板上形成栅极引线1、数据线2、薄膜晶体管3、存储电容4和像素电极6，薄膜晶体管(TFT)3的栅极与栅极引线1相连，用来提供扫描信号，从而可以将栅极信号输入到栅极，控制TFT3的开关。TFT3的源极与源极引线2相连，用来提供数据信号，从而当TFT3打开时，可以通过TFT3将数据信号输入到相应的像素电极6。栅极引线1和源极引线2在靠近像素电极6的地方穿行，排列成矩阵，相互交叉在一起。TFT3的漏极与像素电极6和存储电容4，液晶电容5分别相连。存储电容4和液晶电容5的另一极与公共电极(Vcom)相连。存储电容4用来保持液晶层上施加的电压，与液晶电容5并联，液晶电容5包括一有源矩阵基板上的像素电极6、另一基板上的相应公共电极及介于它们之间的液晶层。

图2为传统薄膜晶体管阵列基板的截面结构示意图。栅极引线1及与栅极引线1相连的栅极11形成在透明基板10上，栅绝缘层12包覆在栅极11上。半导体层31形成在栅绝缘层12上，从而通过栅绝缘层12覆盖在栅极11上。N+Si(掺杂非晶硅)层32作为半导体层31和金属层20的连接层。中间绝缘膜41覆盖在TFT3、栅极引线1和数据线2上。透明导电层(ITO)形成在中间绝缘膜41上，以构成像素电极6。透明导电层与金属层20相连，透明导电层通过一接触孔51与TFT3的漏极相连，接触孔51穿过中间绝缘膜41。当通过CVD(化学气相沉积)形成SiNx、SiO2等的中间绝缘膜41时，中间绝缘膜41的表面直接反映了有源矩阵的表面形状。所以，当在中间绝缘膜41上形成像素电极6时，由于中间绝缘膜41上具有台阶，最终在像素电极6上也会形成台阶，从而使液晶分子的取向出现扰动，影响液晶显示装置的显示画质。

发明内容

本发明要解决的技术问题是提供一种具有平坦化像素电极结构的薄膜晶体管阵列基板，以提高液晶显示装置的显示画质。

本发明另一解决的技术问题是提供一种可获得平坦化像素电极的薄膜晶体管阵列基板的制造方法。

为实现上述目的，本发明提供了一种薄膜晶体管阵列基板，包括在一透明基板上形成的栅极及与栅极电气连接的栅极引线；一栅绝缘层，覆盖栅极与栅极引线；一半导体层，形成在所述栅绝缘层上；源/漏极及与源极电气连接的源极引线；形成在源/漏极层上的中间绝缘膜；其中所述中间绝缘膜上覆盖有第二绝缘膜；所述第二绝缘膜上形成平坦化的像素电极。

本发明还提供了一种薄膜晶体管阵列基板的制造方法，包括如下步骤：在一透明基板上形成栅极及与栅极电气连接的栅极引线；在所述透明基板上形成栅绝缘层，覆盖栅极与栅极引线；在所述栅绝缘层上形成半导体层；形成源/漏极及与源极电气连接的源极引线；在源/漏极层上形成第一绝缘膜，在第一绝缘膜上涂覆一层透明光敏绝缘膜，将光敏绝缘层作为掩膜材料刻蚀第一绝缘膜，并保留光敏绝缘膜作为第二绝缘膜；在所述第二绝缘膜上形成平坦化的像素电极。

所述光敏绝缘膜可以为负性光刻胶。

基于上述构思，本发明的薄膜晶体管阵列基板，由于在中间绝缘膜上增加了一层表面平坦的第二绝缘膜，从而形成平坦化的像素电极，改善了液晶显示画质；本发明的薄膜晶体管阵列基板的制造方法，由于将光敏绝缘层作为掩膜材料刻蚀第一绝缘膜，并保留光敏绝缘膜作为第二绝缘膜，可形成平坦化的像素电极，有利于提高液晶显示画质，且无需采用额外的光罩，可以减少传统制造方法去除光刻胶的工艺步骤，降低制造成本，同时，光敏绝缘层又有利于提高光的透过率，可提高液晶显示亮度。

为了更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图。然而附图仅供参考与辅助说明用，不构成对本发明的限制。

附图说明

图1为液晶显示装置的电路结构图；

图2为传统薄膜晶体管阵列基板的截面结构示意图；

图3A到图3D示出了按照本发明实施方式的薄膜晶体管阵列基板的逐步制造方法截面图。

附图标号说明：

1、栅极引线    2、源极引线   3、薄膜晶体管(TFT)   4、存储电容

5、液晶电容    6、像素电极

10：透明基板   11、栅极      12、栅绝缘层

20：金属层