[发明专利]通过I2C接口访问现场可编程门阵列内部存储器的方法

说明书

技术领域

本发明涉及一种集成电路实现方法，特别涉及一种通过I²C接口访问现场可编程门阵列内部存储器的方法。

背景技术

内部集成电路(Inter-Integrated Circuit，I²C)通信是一种利用两根数据线实现中高速数据通信的通信技术，内部集成电路通信的标准速率是100KBit/s，在高速的情况下，可以达到400KBit/s。内部集成电路通信的电路很简单，就是利用两根数据线，一根传递时钟信号的线路，命名为时钟信号线路(SCL)，一根传递数据的线路，命名为数据线路(SDA)。

现场可编程门阵列器件(FPGA)是一种在系统可编程的器件，是一种实现系统集成的主流器件。现场可编程门阵列器件集成了存储器模块，低成本的实现对存储器模块的访问是系统集成的要求之一。而在现有技术中，当微处理器(micro-processing unit，MPU)与FPGA直接构建系统时，常常需要额外的时钟信号来实现与FPGA的通信，由此导致系统实现的复杂度增加，进而增加了系统的成本，因此如何解决现有技术存在的缺点实已成为本领域技术人员亟待解决的课题。

发明内容

本发明的目的在于提供一种通过I²C接口访问现场可编程门阵列内部存储器的方法，以实现无需额外的时钟的情况下，对现场可编程门阵列器件内存储器的访问。

为了达到上述的目的，本发明提供的通过I²C接口访问现场可编程门阵列内部存储器的方法，包括步骤：a)提供一至少包括空闲态、待命状态、读或写数据状态在内的多个状态的I²C接口状态机，并提供一存储器控制模块，其中，所述I²C接口状态机的输入端包括数据通信端及时钟控制端，其输出端包括状态输出端及数据通信端，所述存储器控制模块的输入端包括时钟控制端、状态输入端及数据通信端，其输出端包括存储器读写信号输出端、数据通信端及地址输出端；b)将所述I²C接口状态机输入端的时钟控制端与数据通信端分别与I²C总线的时钟输出端及数据通信端相连接，将其输出端的状态输出端及数据通信端分别与所述存储器控制模块输入端的状态输入端及数据通信端相连接，并将所述存储器控制模块输入端的时钟控制端与所述I²C总线的时钟输出端相连接，将其输出端的存储器读写信号输出端、数据通信端及地址输出端分别与待访问的现场可编程门阵列内部存储器的读写信号接收端、数据输入/输出端及地址接收端相连接，同时将所述待访问的现场可编程门阵列内部存储器的时钟控制端与所述I²C总线的时钟输出端相连接；c)当所述I²C总线的时钟输出端输出复位信号时，所述I²C接口状态机根据所述复位信号进入空闲态；d)当所述I²C总线的时钟输出端输出工作信号时，所述I²C接口状态机、所述存储器控制模块及所述待访问的现场可编程门阵列内部存储器都进入待命状态；e)当所述I²C接口状态机处于待命状态时，根据所述I²C总线传输至的数据有选择性进入对所述待访问的现场可编程门阵列内部存储器的读或写数据状态；f)当所述I²C接口状态机处于读数据状态、所述存储器控制模块及所述待访问的现场可编程门阵列内部存储器都处入待命状态时，所述I²C接口状态机输出端的状态输出端将其当前状态输出，所述存储器控制模块输出端的存储器读写信号输出端根据接收的状态信号输出相应读信号使所述待访问的现场可编程门阵列内部存储器处于读许可状态，然后根据所述存储器控制模块输入端的数据通信端读取所述待访问的现场可编程门阵列内部存储器的数据，所读取的数据依次经由所述存储器控制模块输出端的数据通信端、所述存储器控制模块输入端的数据通信端、所述I²C接口状态机输出端的数据输出端及所述I²C接口状态机输入端的数据输入端传输至所述I²C总线；以及g)当所述I²C接口状态机处于写数据状态、所述存储器控制模块及所述待访问的现场可编程门阵列内部存储器都处入待命状态时，所述I²C接口状态机输出端的状态输出端将其当前状态输出，所述存储器控制模块输出端的存储器读写信号输出端根据接收的状态信号输出相应写信号使所述待访问的现场可编程门阵列内部存储器处于写许可状态，并根据其输入端的数据通信端接收的要写入的数据对所述待访问的现场可编程门阵列内部存储器进行写操作。