[发明专利]一种算法实体验证系统及方法

说明书

技术领域

本发明涉及一种数字信号处理系统及方法，特别涉及一种对算法实体进行验证的系统和方法。

背景技术

随着数字信号处理技术的发展，算法的实现也越来越容易，进而推进了各个应用领域都采用各种各样的算法来实现应用目标。应用范围的扩大也导致了算法的复杂性和必要性，目前使用较多的是通过专业测试仪器进行实时监测，但由于专业测试仪器都比较昂贵，所以验证的成本也很高，对于一些应用领域中的算法实体验证并不是很实用，比如一些专用数字滤波器的应用。

由于算法物理实体大多是采用集成电路来实现的，所以它的运行频率可以达到几百兆甚至更高，而作为低成本的验证显示终端的PC主机，它的处理速度明显跟不上这么高的运行频率，特别是采用了非实时操作系统的时候。

因此，需要提供一种低成本的算法实体验证系统和方法，来对算法实现过程进行协调控制和数据处理。

发明内容

本发明所要解决的技术问题是提供一种算法实体验证系统和方法，以协调PC主机与算法物理实体的运行速度，并将PC主机作为主控制器和验证显示终端，不需另购专业仪器，对算法实体进行验证实现简单灵活。

为了解决上述技术问题，本发明是这样实现的：一种算法实体验证系统，包括主控制器，用于实现测试数据分析、处理和显示；和用于实现算法的算法物理实体，其中，所述验证系统还包括一个次级控制器，用于连接主控制器和算法物理实体。

所述的主控制器采用PC主机以及PC主机中的应用软件实现；

所述的次级控制器包括输入时钟、计数器、第一存储器和第二存储器；所述的第一存储器用于预存测试数据，供算法物理实体读取；所述的第二存储器用于保存算法物理实体的输出数据。

所述的主控制器和次级控制器采用USB的连接方式进行连接。

所述的算法物理实体可采用现场可编程门阵列器件。

所述的次级控制器与算法物理实体通过以下任一方式连接：I²C、SPI或者MPU外部存储器访问的方式。

本发明的另一个解决方案是提供一种算法实体验证系统的实现方法，所述实现方法包括如下步骤：

步骤1、次级控制器产生一个全局复位脉冲传给算法物理实体，使算法物理实体处于初始化状态；

步骤2、次级控制器向算法物理实体读取测试数据，并通过I²C、SPI或者MPU外部存储器访问的连接方式，将测试数据保存在第一存储器内，由算法物理实体从第一存储器内直接读取测试数据；

步骤3、次级控制器使能算法物理实体的输入时钟，算法物理实体开始运行；

步骤4、算法物理实体输出数据，并保存到第二存储器中；

步骤5、主控制器进入等待状态，如果外部输入“开始验证”指令，则进入

步骤6；若没有得到“开始验证”指令，则一直处于等待状态；

步骤6、主控制器通过USB向次级控制器发出一个读取指定长度数据的指令；

步骤7、次级控制器通过USB将步骤4中得到的数据传递给主控制器；

步骤8、次级控制器使能算法物理实体的输入时钟，算法物理实体向第二存储器中写入数据，循环执行步骤8直到主控制器接收完指定长度的数据；

步骤9、主控制器接收完指定长度数据后，对数据进行进一步的处理和分析，并对验证结果进行显示；

步骤10、判断主控制器是否收到外部“停止验证”指令，若是，则进入步骤11，若否，则返回步骤6；

步骤11、主控制器向次级控制器发出一个“停止验证”指令；

步骤12、次级控制器接收到“停止验证”指令后，向算法物理实体产生一个全局复位信号，使算法物理实体处于初始化状态。

在所述步骤1～4中，次级控制器对主控制器发出的指令不做响应；

步骤6所述指定长度等于次级控制器输出的时钟周期数；

步骤8中，当计数器计数到指定值时，次级控制器保持原有状态。

本发明由于采用了上述的技术方案，使之与现有技术相比，具有以下的优点和积极效果：

1、在主控制器与算法物理实体中间，设置一个次级控制器，协调主机与算法物理实体的运行速度，并且将PC主机作为主控制器和验证显示终端，不需另购专业仪器，成本较低，实现灵活；