[发明专利]分段线性温度补偿电路及温度补偿电压基准源

权利要求书

1.一种分段线性温度补偿电路，包括电阻和三极管，其特征在于：所述电阻至少为两个，三极管的基极与输入端口相连构成输入端，第一电阻一端与输入端口连接另一端与地线连接；三极管的发射极通过第二电阻与地线连接，三极管的集电极构成输出端。

2.根据权利要求1所述的分段线性温度补偿电路，其特征在于：包括四个电阻R3、R4、R5、R6和两个三极管Q7、Q8，三极管Q7的基极与输入端口连接形成输入端；电阻R3分别与三极管Q7的基极和三极管Q8的基极连接，电阻R4一端与三极管Q8的基极连接，另一端与地线连接，电阻R5一端与三极管Q7的发射极连接，另一端与地线连接，电阻R6一端与三极管Q8的发射极，另一端与地线连接；三极管Q7的集电极和三极管Q8的集电极连接形成输出端。

3.一种运用分段线性温度补偿电路补偿的电压基准源，包括启动电路、带隙基准源和正温系数电流产生电路、分段线性温度补偿电路、叠加求和输出电路，其特征在于：带隙基准源和正温系数电流产生电路的输入端分别与启动电路的输出端连接，带隙基准源和正温系数电流产生电路的输出端分别与叠加求和输出电路和分段线性温度补偿电路连接，分段线性温度补偿电路输出端连接叠加求和输出电路。

4.根据权利要求3所述的运用分段线性温度补偿电路补偿的电压基准源，其特征在于：所述启动电路包括NMOS管MN1、MN2、MN3，PMOS管和电容，PMOS管的源极和电容的上极板构成与直流电源相连的输入端，电容的下极板、NMOS管MN2漏极与NMOS管MN1栅极连接，NMOS管MN1的漏极、PMOS管的栅极与带隙基准源和正温系数电流产生电路中的PMOS管MP1、MP2的栅极连接，NMOS管MN1源极与带隙基准源和正温系数电流产生电路中NPN三极管QNPN1、QNPN2的基极连接，PMOS管漏极、NMOS管MN3的栅极和漏极与NMOS管MN2的栅极连接，NMOS管MN2、MN3的源极与接地。

5.根据权利要求3或4所述的运用分段线性温度补偿电路补偿的电压基准源，其特征在于：所述带隙基准源和正温系数电流产生电路包括PMOS管MP1、MP2、MP3、MP4、MP6和MP7，NMOS管MN4和MN5，NPN三极管QNPN1、QNPN2、QNPN3、QNPN4，PNP三极管QPNP1和QPNP2，电阻R1和R2；PMOS管MP1、MP2、MP3、MP4、MP6、MP7的源极和三极管QNPN3的集电极相连形成与直流电源相连的输入端，PMOS管MP1、MP2、MP3、MP4的栅极、三极管QNPN1的集电极和三极管QPNP1的基极相连并共接于MP1的漏极，三极管QPNP1的发射极与MP4的漏极相连，三极管QNPN1和QNPN2的基极相连，三极管QNPN1的发射极与地之间连接电阻R1，三极管QNPN2的集电极和三极管QPNP2的基极相连后共接于MP2管的漏极，三极管QPNP2的发射极和三极管QNPN3的基极相连后共接于MP3管的漏极，三极管QNPN3的发射极和MN5的漏极相连后共接于QNPN1和QNPN2的基极，NMOS管MN5的栅极和启动电路的MN2和MN3的栅极连接，PMOS管MP6的栅极和MP7的栅极连接后共接于MP7的漏极，PMOS管MP7的漏极和NMOS管MN4的漏极连接，NMOS管MN4的栅极和QNPN4的集电极连接后共接于MP6的漏极，MN4的源极和QNPN4的基极连接后共接于电阻R2，且电阻R2、三极管QPNP1集电极、三极管QNPN2和QNPN4发射极、NMOS管MN5的源极共同接地。

6.根据权利要求5所述的运用分段线性温度补偿电路补偿的电压基准源，其特征在于：所述分段线性温度补偿电路包括PMOS管MP8和MP9，电阻R3和R4，NPN三极管QNPN5；PMOS管MP8、MP9的源极与电源连接，PMOS管MP8的栅极和带隙基准源和正温系数电流产生电路中的MP1的栅极连接，PMOS管MP9的栅极、漏极相连并共同连于与求和电路中的MP10的栅极，三极管QNPN5的集电极与MP9的漏极连接，三极管QNPN5的基极与电阻R3连接后共接于MP8的漏极，且电阻R3接地，三极管QNPN5的发射极与接地之间连接电阻R4。