[发明专利]一种具有静电防护结构的集成电路

权利要求书

1. 一种具有静电防护结构的集成电路，其特征在于，包括：

输入端口静电放电保护单元(1)，用于将输入端口引入的静电放电电流泄放到I/O电源轨线上；

输出端口静电放电保护单元(2)，用于将输出端口引入的静电放电电流泄放到I/O电源轨线上；

输入/输出双向端口静电放电保护单元(3)，用于将输出/输出双向端口带来的静电放电电流泄放到I/O电源轨线上；

I/O电源静电放电保护单元(4)，用于将I/O电源端口引入的静电放电电流以及被输入端口静电放电保护单元(1)、输出端口静电放电保护单元(2)、输入/输出双向端口静电放电保护单元(5)泄放到I/O电源轨线上的静电放电电流泄放到静电放电的接地端；

内核电源静电放电保护单元(5)，用于将内核电源端口引入的静电放电电流泄放到静电放电的接地端；

内核逻辑单元(6)，由输入端口静电放电保护单元(1)、输出端口静电放电保护单元(2)、输入/输出双向端口静电放电保护单元(3)、I/O电源静电放电保护单元(4)和内核电源静电放电保护单元(5)提供静电放电保护。

2. 根据权利要求1所述的集成电路，其特征在于，输入端口静电放电保护单元(1)，包括：

第一PMOS管(P1)的栅极和源极与电源端(VCC1)连接于节点(J1)；

第一PMOS管(P1)的漏极与第一限流电阻(R1)的一端、第一NMOS管(N1)的漏极和输入端口(INPAD1)连接于节点(J2)；

第一NMOS管(N1)的栅极和漏极与接地端(VSS1)连接于节点(J3)；

第一限流电阻(R1)的另一端连接于输入信号端(DATA_IN1)。

3. 根据权利要求1所述的集成电路，其特征在于，输出端口静电放电保护单元(2)，包括：

第二PMOS管(P2)的栅极和源极与电源端(VCC2)连接于节点(J4)；

第二PMOS管(P2)的漏极、第二NMOS管(N2)的漏极、输出端口(OUTPAD1)和输出信号端(DATA_OUT1)连接于节点(J5)；

第二NMOS管(N2)的栅极和漏极与接地端(VSS2)连接于节点(J6)。

4. 根据权利要求1所述的集成电路，其特征在于，输入/输出双向端口静电放电保护单元(3)，包括：

第三PMOS管(P3)的栅极和源极与第四PMOS管(P4)的栅极和源极、电源端(VCC3)连接于节点(J7)；

第三PMOS管(P3)的漏极与第三NMOS管(N3)的漏极、双向端口(BIPAD1)、输出信号端(DATA_OUT2)、第二限流电阻(R2)的一端连接于节点(J8)；

第三NMOS管(N3)的栅极和源极与第四NMOS管(N4)的栅极和源极、接地端(VSS3)连接于节点(J10)；

第四PMOS管(P4)的漏极与第四NMOS管(N4)的漏极、第二限流电阻(R2)的另一端、输入信号端(DATA_IN2)连接于节点(J9)。

5. 根据权利要求1所述的集成电路，其特征在于，I/O电源静电放电保护单元(4)和内核电源静电放电保护单元(5)两者结构相同，其任一具体形式包括：

第五PMOS管(P5)的栅极与第五NMOS管(N5)的栅极、第三电阻(R3)的一端、电容(C1)的一端连接于节点J12；

第五PMOS管(P5)的源极与第三电阻(R3)的另一端、第六NMOS管(N6)的漏极、电源端(VCC4)连接于节点(J11)；

第五PMOS管(P5)的漏极与第五NMOS管(N5)的漏极、第六NMOS管(N6)的栅极连接于节点(J13)；

第五NMOS管(N5)的源极与电容(C1)的另一端、第五NMOS管(N5)的源极和接地端(VSS4)连接于节点(J14)。

6. 根据权利要求2、3、4或5所述的集成电路，其特征在于，第一PMOS管(P1)、第二PMOS管(P2)、第三PMOS管(P3)、第四PMOS管(P4)和第五PMOS管(P5)为静电放电电流泄放元件，可采用二极管或双极型晶体管或衬底触发厚氧化层器件。