[发明专利]一种乘法数字模拟转换电路及其应用

权利要求书

1. 一种乘法数字模拟转换电路，其特征在于，该电路由四相时钟进行控制，包括运放(1)、第一开关电容单元(2)、第二开关电容单元(3)、第三开关电容单元(4)、第四开关电容单元(5)和第五开关电容单元(6)，其中，

运放(1)、第一开关电容单元(2)、第二开关电容单元(3)、第三开关电容单元(4)、第四开关电容单元(5)和第五开关电容单元(6)构成第一级乘法数字模拟转换电路MDAC，用于对接收自外部的差分信号in_1和in_2进行余差放大，将得到的差分信号out_1和out_2输出给第二级MDAC；

运放(1)、第二开关电容单元(3)、第三开关电容单元(4)、第四开关电容单元(5)和第五开关电容单元(6)构成第二级MDAC，用于对接收自第一级MDAC的差分信号out_1和out_2进行余差放大，并在另外两个时钟相将得到的差分信号在同一对差分节点out1和out2输出。

2. 根据权利要求1所述的乘法数字模拟转换电路，其特征在于，所述四相时钟依次为ph1、ph2、ph3和ph4，在ph1相和ph3相，所述第一级MDAC进行采样，所述第二级MDAC进行余差放大；在ph2相和ph4相，所述第一级MDAC进行余差放大，所述第二级MDAC进行采样；

第二级MDAC的采样电容和反馈电容在第一级MDAC进行余差放大时上极板所接的运放输入端与第二级进行余差放大时上极板所接的运放输入端相反。

3. 根据权利要求2所述的乘法数字模拟转换电路，其特征在于，在ph1相，第一级MDAC进行采样，第一开关电容单元中的第一电容C1、第二开关电容单元中的第三电容C3和第五电容C5的上极板接共模，底极板接输入端in1，第一开关电容单元中的第二电容C2、第三开关电容单元中的第四电容C4和第六电容C6的上极板接共模，底极板接输入端in2；

第二级MDAC进行余差放大，第四开关电容单元中的第七电容C7和第九电容C9的上极板接运放的输入端opi1，第五开关电容单元中的第八电容C8和第十电容C10的上极板接运放的输入端opi2，与ph4相相反；C9的底极板接运放的输出out1，C10的底极板接运放的输出out2，与ph4相相反，C7和C8的底极板分别接第二级子数模转换器DAC的差分输出。

4. 根据权利要求2所述的乘法数字模拟转换电路，其特征在于，在ph2相，第一级MDAC进行余差放大，C1和C2的上极板分别接运放的差分输入端，底极板分别接第一级子DAC的输出；C3和C5并联作为第一级运放的反馈电容，上极板接运放的输入端opi2，底极板接运放的输出端out2；C4和C6并联作为第一级运放的反馈电容，上极板接运放的输入端opi1，底极板接运放的输出端out1；

第二级MDAC进行采样，C3和C4同时作为第二级MDAC的采样电容进行采样，C5和C6同时作为第二级的反馈电容进行采样。

5. 根据权利要求2所述的乘法数字模拟转换电路，其特征在于，在ph3相，第一级MDAC进行采样，C1、C7和C9的上极板接共模，底极板接输入端in1，C2、C8和C10的上极板接共模，底极板接输入端in2；

第二级MDAC进行余差放大，C3和C5的上极板接运放的输入端opi1，C4和C6的上极板接运放的输入端opi2，与ph2相相反；C5的底极板接运放的输出out1，C6的底极板接运放的输出out2，与ph2相相反；C3和C4的底极板分别接第二级子DAC的差分输出。

6. 根据权利要求2所述的乘法数字模拟转换电路，其特征在于，在ph4相，第一级MDAC进行余差放大，C1和C2的上极板分别接运放的差分输入端，底极板分别接第一级子DAC的输出；C7和C9并联作为第一级运放的反馈电容，上极板接运放的输入端opi2，底极板接运放的输出端out2；C8和C10并联作为第一级运放的反馈电容，上极板接运放的输入端opi1，底极板接运放的输出端out1；

第二级MDAC进行采样，C7和C8同时作为第二级MDAC的采样电容进行采样，C9和C10同时作为第二级的反馈电容进行采样。