[发明专利]使用背靠背串联型MOS变容管的低噪声数控LC振荡器

权利要求书

1.使用背靠背串联型MOS变容管的低噪声数控LC振荡器，其特征在于，含有：集成在一个数模混合电路中的第1耦合对管第一PMOS管PM1和第二PMOS管PM2，第2耦合对管第一NMOS管NM1和第二NMOS管NM2以及LC振荡回路，其中：

所述第1耦合对管中，第一PMOS管PM1和第二PMOS管PM2的源极相连后经过一个电流偏置的电流源连接到电源电压(VDD)；

所述第2耦合对管中，第一NMOS管NM1和第二NMOS管NM2的源极相连后接地；

在所述第1耦合对管和第2耦合对管之间，第一PMOS管PM1的漏极、第二PMOS管PM2的栅极、第一NMOS管NM1的漏极、第二NMOS管NM2的栅极彼此相连后，构成所述片上CMOS数控背靠背串联型低噪声LC振荡器的一个输出端outP；第二PMOS管PM2的漏极、第一PMOS管PM1的栅极、第二NMOS管NM2的漏极、第一NMOS管NM1的栅极彼此相连后，构成所述LC振荡器的另一个输出端outN；

所述LC振荡回路并联于所述低噪声LC振荡器的两个输出端outP、outN之间，由差分电感和变容控制电路并联构成，其中：

所述的变容控制电路由相互之间都并联于所述的两个输出端outP、outN之间且各自带有接口电路的工艺-电压-温度校准模式背靠背串联型MOS变容管阵列、捕捉模式MOS电容阵列、整数部分的锁定模式MOS电容阵列以及分数部分的锁定模式MOS电容阵列组成，所述各个组成部分在各自的数字信号控制下分别改变各自的电容值，从而改变接入LC振荡回路的总电容值，并相应的改变输出振荡频率，其中：

所述工艺-电压-温度校准模式背靠背串联型MOS变容管阵列是一个在所述LC振荡器启动后首先要执行的工艺-电压-温度校准模式中所使用的电路结构，由接口电路和背靠背串联型MOS变容管阵列构成；所述接口电路的输入是一组二进制的工艺-电压-温度校准模式所使用的数字控制信号，用PVT[5:0]表示，由PVT0～PVT5共6个信号组成，该接口电路的输出是一组数字变容控制信号，用P[5:0]表示，由P0～P5共6个信号组成；P[5:0]与PVT[5:0]关系为

P[5:0]＝PVT[5:0]，                          (1)

所述背靠背串联型MOS变容管阵列是由6个背靠背串联型MOS变容管并联而成的；所述背靠背串联型MOS变容管，由四个相同尺寸的PMOS管第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4及四个高阻值的CMOS片上电阻R1、R2、R3、R4组成，所述第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4的衬底相连后接电源电压(VDD)，第一MOS管M1、第二MOS管M2各自的源极和漏极相连后接电阻R1的一端，第三MOS管M3、第四MOS管M4各自的源极和漏极相连后接电阻R2的一端，电阻R1、R2的另一端相连后接数字变容控制信号，R3、R4的一端相连，另一端分别接所述数控LC振荡器的两个输出端outP、outN，第二MOS管M2、第三MOS管M3的栅极相连后接R3、R4的公共端，而第一MOS管M1的栅极和第四MOS管M4的栅极分别作为背靠背串联型MOS变容管的输出连接所述数控LC振荡器的两个输出端outP、outN；所述背靠背串联型MOS变容管的电容值由所述数字变容控制信号P[5:0]来控制的；

所述捕捉模式MOS电容阵列工作时振荡器执行捕捉模式，使输出振荡频率处于所要求的频道上；在该捕捉模式以及后面的锁定模式中，均采用了差分PMOS单元变容管对构成所述的捕捉模式MOS电容阵列以及锁定模式MOS电容阵列中的变容管，所述差分PMOS单元变容管对，由两个相同尺寸的PMOS管第一MOS管M1、第二MOS管M2组成，所述第一MOS管M1、第二MOS管M2的衬底相连后接电源电压(VDD)，第一MOS管M1、第二MOS管M2各自的源极和漏极相连后接数字变容控制信号，而第一MOS管M1的栅极和第二MOS管M2的栅极分别作为差分PMOS单元变容管对的输出连接所述数控LC振荡器的两个输出端outP、outN；

所述捕捉模式MOS电容阵列由一个行接口电路、一个列接口电路和一个16×16的MOS电容矩阵构成，该捕捉模式电容阵列有8位锁定模式数字控制信号，用ACQ[7:0]表示，其中的高4位信号ACQ[7:4]通过所述列接口电路产生ACQ[7:4]所对应的温度计码，即列选信号C[15:0]和行选使能信号N[15:0]，而低4位信号ACQ[3:0]通过行接口电路产生ACQ[3:0]所对应的温度计码，即行选信号R[15:0]；所述列选信号C[15:0]、行选使能信号N[15:0]以及行选信号R[15:0]分别送往所述的16×16的MOS电容矩阵的列和行；所述16×16MOS电容矩阵中的MOS电容单元由1个并联于所述两个输出端outP、outN之间的差分PMOS单元变容管对及其解码电路组成，该解码电路的逻辑表达式为

CtrlA＝C+(N*R)，                                             (2)

其中CtrlA是数字变容控制信号，所述解码电路的输出端与所述1个差分PMOS单元变容管对中各PMOS管的源极、漏极相连，该各PMOS管的衬底接电源(VDD)，而栅极分别接两个输出端outP、outN；

所述整数部分的以及分数部分的锁定模式MOS电容阵列均采用差分PMOS单元变容管对，所述差分PMOS单元变容管对，由两个相同尺寸的PMOS管第一MOS管M1、第二MOS管M2组成，所述第一MOS管M1、第二MOS管M2的衬底相连后接电源电压(VDD)，第一MOS管M1、第二MOS管M2各自的源极和漏极相连后接数字变容控制信号，而第一MOS管M1的栅极和第二MOS管M2的栅极分别作为差分PMOS单元变容管对的输出连接所述数控LC振荡器的两个输出端outP、outN；

所述整数部分的锁定模式MOS电容阵列由一个接口电路和一个差分PMOS单元变容管对阵列构成，该接口电路的输入为6位锁定模式数字控制信号的整数部分，用Lock_I[5:0]表示，接口电路的输出是各为32位的锁定模式整数部分变容控制信号I[31:0]；所述I[31:0]是Lock_I[5:0]的温度计码表示形式，用于控制差分PMOS变容管对阵列中的各相互并联的PMOS差分变容管对；

所述分数部分的锁定模式MOS电容阵列由一个数字Σ△调制器和另一个差分PMOS变容管对阵列构成；所述数字Σ△调制器的输入是一组8位的锁定模式数字控制信号的分数部分，用Lock_F[7:0]表示，该数字Σ△调制器的输出是一串3位的高速率的整数Σ△调制信号F[2:0]；所述F[2:0]信号控制所述的分数部分差分PMOS变容管对阵列中的PMOS变容管的源极和漏极的直流偏置电压，使得各个相互并联的差分PMOS单元变容管对分别在高、低两个电容状态之间按照Σ△调制器输出信号变化的速率翻转，从而使所述LC振荡回路输出信号的频率也随之在几个频率之间跳转，这样产生的振荡信号在所设定的时间段内的平均周期就等于锁定模式数字控制信号的分数部分所指定的输出振荡周期，分数部分所对应的输出振荡频率也由此确定；所述F[2:0]与Lock_F[7:0]之间的关系由下述Z域传输函数确定：

F(z)=Lock_F(z)·z-1(2-2.5z-1+z-2)1-z-1+0.5z-2+Q(z)·(1-z-1)31-z-1+0.5z-2,---(3)]]>

其中Lock_F(z)为输入锁定模式数字控制信号的分数部分的z域表示，F(z)为Σ△调制器输出控制信号的z域表示，Q(z)为量化器产生的量化噪声的z域表示。