[发明专利]32位的多模式微处理器

权利要求书

1.一种32位的多模式微处理器，该处理器核以两条六级流水线PIPE 1和PIPE2结构为基础，PIPE 1和PIPE 2均包括取指、译码、执行、访存、TAG比较和回写这六个流水级；其特征在于此处理器支持3种运行模式：双核模式、双发射模式或双线程模式；在双核模式下，处理器在微结构上分开，是两个高性能的单发射处理器；在双发射模式下，处理器在微结构上合拢，是一个高性能的双发射精简指令集计算机处理器；在双线程模式下，处理器是一个介于细粒度和同时多线程技术之间“伪”SMT处理器，此时处理器可以支持两种运行方式。

2.如权利要求1所述的32位的多模式处理器，其特征在于：包括支持多模式的数据通路和控制单元，所述控制单元包括流水线控制单元PCU和跳转控制单元JBU，所述数据通路包括数据旁路部件BPU和寄存器文件RF；

流水线控制单元PCU负责整个流水线的控制，在双核模式下，采用P1_PCU控制流水线PIPE 1，P2_PCU控制流水线PIPE 2；在双发射和双线程模式下，采用一个联合控制单元joint_PCU控制PIPE 1和PIPE 2这两条流水线的运行；

跳转控制单元JBU确定下一拍发射到流水线的指令地址；在双核模式下，流水线PIPE 1和PIPE 2的下一拍指令地址分别由P1_JBU和P2_JBU产生；在双发射和双线程模式下，一个联合跳转控制单元joint_JBU控制PIPE 1和PIPE 2这两条流水线的运行，joint_JBU模块利用P1_JBU和P2_JUB的输出信息，和其它流水线信息一起做出正确的判决，确定下一拍发射到两条流水线中的指令地址；

数据旁路部件BPU根据指令执行的先后次序与相应的控制信号，检测出前后指令之间的数据相关性，从若干数据源中选择出正确的数据，检测结果同时送到流水线控制单元进行流水线状态控制；在双核模式下，P1_BPU负责PIPE 1的数据旁路工作，P2_BPU负责PIPE 2的数据旁路工作；在双发射模式和双线程模式下，P1_BPU和P12_BPU一起负责PIPE 1的数据旁路工作，P2_BPU和P21_BPU一起负责PIPE 2的数据旁路工作；

寄存器文件RF包括通用寄存器文件和媒体寄存器文件，具有两套寄存器文件RF1和RF2，通用寄存器文件采用32×32位的寄存器组织形式，媒体寄存器文件为8×64位的寄存器组织形式；通用寄存器寄存器文件和媒体寄存器文件均具有4读2写的端口，PIPE 1和PIPE 2这两条流水线各自占用2读1写的端口。

3.如权利要求1所述的32位的处理器，其特征在于：还包括线程状态保存模块TC_save和线程选择模块TC_select，线程状态保存模块TC_save在回写级收集指令在流水线执行过程中的信息，根据这些信息更新线程的状态，线程选择模块TC_select根据线程状态保存模块TC_save所提供的最新的线程状态信息，决定线程是否切换，以及切换进来的新线程从何处开始运行。