[发明专利]一种共享总线信号输出的方法及其装置

说明书

技术领域

本发明涉及通信技术领域，尤其涉及一种共享总线信号输出的方法及其装置。

背景技术

三态驱动器，即三态单元，如图1所示，是通信设备和其它电子装置常用的一种驱动器，三态驱动器可以工作在三种状态下，其具有输入端、输出端和使能端，其中，使能端提供使能信号，用于控制三态驱动器的输出信号；当使能端处于第一状态时，该三态驱动器输出处于高阻模式，表示其输出端呈开路状态；当使能端处于第二状态时，设备处于正常输出状态，输入端上的数据或者信号可以传递到输出端上，且与数据或者信号的电平类型无关。对三态驱动器的控制，通常利用高电平(逻辑“1”  )或者低电平(逻辑“0”)信号来实现，如图2和图3所示，且该信号由主控设备提供。

三态驱动器，由于其具有三态的特性，因此，可以用于输出总线共享。当多个输出设备需要共用一个输出端时，可以通过三态驱动器将这些输出设备的输出端连接起来，构成一个共享输出端；当其中一个设备需要使用这个共享输出端时，可以通过将其他设备与三态驱动器相连接的输出端置为高阻模式来实现。但是，当需要该共享输出端正常输出信号时，则只需保证这些设备中最多只有一个设备处于正常输出状态(即使能端处于第二状态)，而其它设备处于高阻输出状态(即使能端处于第一状态)就可实现。

然而，当所有总线共享输出端的设备均处于高阻输出状态时，此时总线也处于高阻输出状态，又由于高阻抗的特性，总线上的电荷只能缓慢释放，如图5所示。通常在三态总线上设有上拉或者下拉的电阻，现以三态总线上设有下拉电阻为例，分析总线共享上的电荷缓慢释放的原因：

如图4所示，总线上的电荷主要通过下拉电阻R释放，考虑总线的寄生电容C，即输入等效电容C，总线上电荷释放时间RC的乘积会很大，此时，总线上信号下降沿的变化速度缓慢；假设R＝10K，C＝100pF，则RC＝1000ns，也就是说，此时的电荷从最大电荷释放为剩余1/e电荷所需时间为1000ns，这就是三态共享输出端高阻状态下的信号下降沿变化速度缓慢的原因。

然而，不少器件手册对输入信号的下降沿明确提出了相应要求，TI的SN54LVT16245B器件手册明确提到，输入信号的下降沿的速度变化最大为10ns/V。

如果输入信号较长时间停留在VIL和VIH电平之间时，将导致门限出现判决情况；同时，对于一些诸如CMOS类Bi-CMOS的器件，长时间处于VIL和VIH电平之间，其PMOS和NMOS管会同时打开，从而会导致功耗增加；如果是很多线路一起工作的总线芯片，将会带来更大的功耗增加问题，且长时间处于大功耗状态下会缩短器件使用寿命，甚至有可能导致器件损坏。

因此，有必要采取一些措施，解决输出设备三态共享总线后所引入的高阻输出状态下的信号下降沿变化速度缓慢的问题，传统处理的方法分为以下两类：

第一类，增加具有施密特触发特性的器件作为前级处理，如图6所示，避免因信号下降沿变化速度缓慢而引入的上述问题；经处理后的电平信号符合后级输入设备的使用要求；

然而，这一方法的缺点是需要增加额外的硬件，增大了成本，尤其是当设计完全定型后，无法添加施密特触发特性的器件；同时，具有施密特触发特性的器件存在选型也会到受限，操作起来不是很方便；

第二类，减小下拉电阻，如图7所示；为了让信号沿变化速度加快，减小RC常数是最为直接地，C为总线电容，一般很难改变，R可以通过选取较小的电阻来实现；例如，单个三态驱动器C约为15pF，假如我们要求信号下降沿的变化时间在15ns左右，那么下拉电阻需要取1000欧姆左右；然而，随着三态总线上的输出设备地增加，比如，8个设备共用一个三态总线，此时总线电容为单个设备的8倍，而电阻值则为单个设备的下拉电阻值的1/8大小，即总电阻需要125欧姆；很显然，随着输出设备的增加，在单个设备的电容不变时，总电容会增加时，则需要相应地减少总电下拉阻值；然而，下拉电阻不可能无限制的减小，太小的下拉电阻会增加整个三态总线的功耗，同时也需要提供更强的电流用以维持正常的信号输出，因而，这种方法不太具有实用性。

因此，现有技术有待于完善和发展。

发明内容

本发明的目的在于提供一种共享总线信号输出的方法及其装置，该方法及其装置对三态驱动器驱动侧进行改进，用以改进数据的产生和发送机理，使得三态总线上的信号下降沿变化缓慢的问题得到解决，减小对后级电路的要求；同时，克服了需要改变已有硬件的问题。

为了实现上述目的，本发明方法的技术方案包括如下步骤：