[发明专利]具有仿真系统的闪存及其方法

说明书

技术领域

本发明涉及一种存储器的仿真系统及其方法，尤其涉及一种具有仿真系统的多型式闪存及其方法。

背景技术

闪存装置在很多应用上有许多优点。这些优点包含其非挥发性、速度、易于抹除及改写程序、小的实体尺寸及相关因素。它没有机械可移动部位，也因此这样的的系统不易遭受到硬盘储存系统所常遇到的故障。因此，许多可携式计算机装置，例如笔记型计算机、可携式个人数字助理、可携式通讯装置，及许多其它相关装置都使用闪存作为其储存信息的首要媒介。

在实际应用时，各种闪存都具有数种不同的规格。诸如计算机的CPU的主系统，对于不同闪存应该提供相关的操作系统。图1及图2为美国专利第5,799,172号所揭示的CPU例子，它们均揭示了一种可用来实现仿真方法的数据处理系统。图1及图2揭示了CPU 200，其通过32位地址总线272及64位数据总线274来合并到外部内存280。CPU 200具有读取单元212。读取单元212利用指令内存管理单元(Instruction Memory Management Unit，IMMU)250负责通过128位总线258从16kb I(指令)缓存254读取计算机指令。如图2所示，读取单元212提供可填满八个指令队列214的指令。读取单元212在同一时间内连续每次读取相当于四个指令来确保队列214连续地通过指令填满，这可由CPU 200来处理。

此外，分支处理单元216包含分支预测信息，用来控制读取单元212，使得适当的指令执行流程维持在指令队列214中。如图1及图2所示，分发单元218对指令进行解码并发出指令到适当的执行单元，且分发单元218可提供解码指令给四种执行单元其中之一。这四种执行单元各为浮点单元240、加载/储存单元234、单一循环整体单元228、及多重循环整体单元224。单元218、216、214、及212皆为更大指令单元210的一部份，其负责提供一连续串的指令到许多执行单元其中之一。总线接口单元270作为与外部总线272及274的接口。总线接口单元270将指令连同指令标记252一起存放在I(指令)缓存254中。也通过总线接口单元270从外部内存读取数据并放置于D(数据)缓存264中。更通过指令内存管理单元250来提供指令给指令读取单元212。

如前所述，其方法可能可以通过包含软件组件540及544的制品的集成电路模拟来达到。储存于内存280的软件部份通常从计算机可读取媒介286加载到内存280。然而，其却未揭露更容易将仿真系统合并到多型式闪存的方法。

然而，有多种闪存将为数众多的应用、大空间内存及多功能合并到闪存。当闪存的设计者在设计闪存的软件或硬件时，需要多个不同的测试模块及仿真器来测试不同闪存的性能或调整其功能。在实际应用时，使用公知技术会浪费更多时间与资源且耗资开发闪存。另一方面，更难以实施。因此，需要一种具有仿真系统的多型式闪存，其可提供一种特定控制电路来将闪存的规格合并到可程序化装置，以简化整个结构及其控制流程，以达到更容易模拟不同闪存的控制接口及功能的目的，并克服公知技术的缺点及解决上述问题。

发明内容

本段章节辑取了本发明的某些特色，而其它体现本发明特征与优点的一些典型实施例将在后段的说明中详细叙述。应理解的是本发明能够在不同的态样上具有各种的变化，其都不脱离本发明的范围，且其中的说明及图式在本质上当作说明之用，而不是用来限制本发明。

如前所述，公知技术受限于上述问题。本发明的目的之一为提供一种具有仿真系统的多型式闪存，其可以提供一种特定控制电路来将闪存的规格合并到可程序化装置，以简化整个结构及其控制流程，以达到更容易模拟不同闪存的控制接口及功能的目的，并克服公知技术的缺点及解决上述问题。

依照本发明的观点，具有仿真系统的多型式闪存包含：程序电路装置；转换电路，与程序电路装置连接，以将多型式闪存的规格转换并储存到程序电路装置；随机存取存储器(RAM)，与程序电路装置连接；以及存取接口，与程序电路装置及RAM连接，其中当主系统与存取接口连接，控制讯号会通过程序电路装置传送到RAM，且数据讯号将直接传送到RAM。

根据本发明构想，所述主系统为软件应用程序及硬件应用其中之一。

根据本发明构想，所述存取接口进一步包含闪存存取接口以及大型存取接口。

根据本发明构想，所述主系统可为软件应用程序及硬件应用其中之一并与所述闪存存取接口连接。

根据本发明构想，所述大型存取接口可以连接到计算机装置。