[发明专利]用于减小MEMS器件上的薄膜应力的隔离方案

说明书

技术领域

本发明通常涉及一种微电子机械结构的制造，更具体地涉及一种实现用于应力集中最小化的微电子机械机构的电隔离的有益方法。

背景技术

绝缘体上硅(SOI)基础技术使得微电子或微电子机械系统(MEMS)器件能够在位于绝缘层上(例如埋入氧化层)的硅层中制造。该绝缘层位于硅衬底之上。诸如晶体管和MEMS型器件的电子器件被形成在位于绝缘层上部的硅层中。该技术通过降低电容、降低或消除p-n结的反向漏电流来提供更高的速度和使用更低的功率并由此使得SOI中的器件操作优于基于现有技术的常规互补型金属氧化物半导体(CMOS)体硅中制造的器件。

一种能够在SOI中实施的MEMS型器件是压力传感器。压力传感器通常包括与隔膜耦合的压敏电阻。该压敏电阻嵌入到隔膜中，并对随着由于压敏电阻效应引起的电阻变化而隔膜的应力改变作出反应。当施加到隔膜的压力变化时，隔膜的偏转量由此变化，其导致硅隔膜中应力水平的变化。这依次引起压敏电阻元件的电阻提升或降低。由此，电阻的提升或降低能够用来测量施加到隔膜的压力的量。

压力传感器广泛地使用于各种环境。某些环境包括高温和/或高压。由于压力传感器是由具有不同热膨胀系数的半导体材料制造，因此过度的温度可导致压力传感器的各层以不同的速率膨胀。具体地，二氧化硅(SiO₂)电隔离层以与构成压敏电阻的硅层不同的速率膨胀和收缩。

由于压力传感器在低温与高温之间循环，电隔离层开始破裂。如果存在应力集中区域，则破裂的情况确实存在。破裂还可以由极度的高压或高温和高压的结合效应而引起。本申请描述了最小化压敏电阻、SOI压力传感器和其它MEMS器件中应力集中区域的方法。

发明内容

本申请描述了制造用于MEMS器件的电隔离的方法，该器件消除了由于更高温度和/或压力的影响而引起的应力破裂。该方法包括在MEMS器件上形成掩模和在MEMS器件和其它MEMS器件之间通过硅的局部氧化(LOCOS)生长二氧化硅(SiO₂)电隔离层。该LOCOS工艺在SiO₂层与MEMS器件之间的界面产生了弯曲或圆形。该圆形界面缓和了与高温或高压有关的应力。

在提供的示例中，遮蔽一种MEMS器件、压敏电阻压力传感器。围绕传感器的未遮蔽的区域接着通过LOCOS被氧化，以制造电隔离层。该电隔离层的圆形界面最小化了与高温和高压环境有关的应力。

在第二示例中，对电隔离层构图使得完成90度角的圆形。该圆形角进一步减轻了与高温有关的应力。

附图说明

下面结合附图描述优选实施例，其中各图中相同的符号指代相同的元件，其中：

图1是SOI衬底的截面图；

图2是图1的衬底上掩模层的形成的截面图；

图3是LOCOS工艺期间二氧化硅层的生长的截面图；

图4是去除掩模层并随后掺杂硅以形成引出线和压敏电阻的截面图；

图5是包括的空腔的图1的衬底的截面图；

图6A是电隔离线的顶视图；和

图6B是另一个电隔离线的顶视图。

具体实施方式

下面将介绍MEMS器件的电隔离的方法。各种MEMS器件，例如梳装驱动器、微型激励器、加速计等，能够使用已公开的方法来制造。一种基于压力传感器结构的压敏电阻的MEMS器件，能够使用该方法来电隔离。

现在来看图1，图中显示了一种这样的压敏电阻式传感器100。该压敏电阻式传感器100包括可以是n型或p型硅的外延层102、以是二氧化硅(SiO₂)的电介质层104，以及可以是n型、p型或体硅的衬底层106。

尽管所示的衬底层106是单层，但它也可以包括额外的层。例如“蚀刻停止”层可以位于第二层104与体衬底106之间。此外，空腔也可以被包括在衬底层106中。该空腔用作压力传感器的隔膜。可选地，可以在随后的步骤中制造空腔。将参照图5进一步描述空腔的结构。

图2示出了在外延层102上面形成的掩模108。掩模108可以是例如氮化硅(Si₃N₄)。形成掩模108可包括通过沉积掩模层(例如Si₃N₄)并图形化掩模层以限定掩模108生长薄的热氧化层。掩模108可以通过常规光刻和蚀刻工艺来构图。掩模108包括位于压敏电阻结构上面的“岛”。该岛限制了压敏电阻结构上表面区域的氧化。在靠近掩模108的外延层102的未覆盖区域107中，该氧化率相比不靠近掩模108的未覆盖区域的氧化率降低。