[发明专利]具有SONOS结构的非易失性存储器及其制造方法

说明书

技术领域

本发明一般性涉及非易失性存储器，更具体涉及具有多晶硅-氧化物-氮化物-氧化物半导体(SONOS)结构的改进擦除速度的非易失性存储器及其制造方法。

背景技术

根据加工技术，非易失性半导体存储器大致可以分为浮栅系列(NVSM)和其中两种或多种介电层两层或三层层叠的金属绝缘半导体系列(MIS)。

浮栅系列通过采用势阱来实现存储特性。浮栅系列的代表性实例是已被广泛用作快闪电可擦除可编程只读存储器(EEPROM)的EPROM隧道氧化物(ETO)结构。MIS系列通过采用存在于介电层本体、介电层-介电层界面和介电层-半导体界面处的势阱来实现存储功能。MIS系列的代表性实例是金属/多晶硅氧化物氮化物氧化物半导体(MONOS/SONOS)，其已被广泛用作快闪EEPROM。

SONOS与普通快闪存储器的区别在于：就结构而言，在普通的快闪存储器中电荷存储在浮栅中，而在SONOS中电荷存储在氮化物层中。

此外，在普通的快闪存储器中，利用多晶硅形成浮栅。因此，如果多晶硅中存在任何缺陷，则电荷保留时间显著降低。相反，在SONOS中，使用氮化物层代替上述多晶硅。因此，在加工过程中对缺陷的敏感性相对低。

此外，在快闪存储器中，在浮栅下形成厚度约70的隧道氧化物。这对于实现低电压和高速运行受到限制。但是，在SONOS中，直接在氮化物层下形成隧道氧化物。因而可以实现具有较低电压、较低功率和高速运行的存储器。

下面，参考图1描述具有SONOS结构的普通快闪存储器。

参考图1，在半导体衬底10上顺序形成隧道氧化物层11、氮化物层12、氧化物阻挡层13、多晶硅层14和栅电极15。然后通过蚀刻过程形成字线图案。

在具有SONOS结构的快闪存储器中，不能对绝缘层施加不同的电场(E-场)，这是因为不能将同一E-场施加到阻挡层13(即绝缘层)、氮化物层12(用于存储电荷)和隧道氧化物层11的整个复合层上。

在这种情况下，如果对栅电极15施加电压以擦除存储在氮化物层12中的电荷，则存储在氮化物层12中的电荷通过穿过隧道氧化物层11的Fowler-Nordheim(F-N)隧道电流转移到半导体衬底10，然后被擦除。但是，由于对氮化物层12上的氧化物阻挡层13施加同一E-场，因此电荷穿过氧化物阻挡层13从栅电极15转移到氮化物层12，然后被再次编程，从而降低擦除速度。

为了防止在擦除操作时从栅电极15注入电荷，在栅电极15中使用高功函的材料。但是，这种方法在提高擦除速度方面有局限性。

发明内容

因此，本发明致力于解决上述问题，提供了一种能够提高单元擦除速度的具有SONOS结构的非易失性存储器的制造方法，其中在SONOS结构的电荷捕获层与阻挡绝缘层之间形成导电层，使得当对栅极施加电压时，该导电层执行电荷分配，并通过控制阻挡绝缘层的有效氧化物厚度(ETO)和电荷捕获层及隧道绝缘层的ETO来对阻挡绝缘层、电荷捕获层和隧道绝缘层施加所需的电压。

根据本发明的一个方面，本发明提供一种非易失性存储器，其包括在半导体衬底上形成的隧道绝缘层、在隧道绝缘层上形成的电荷捕获层、在电荷捕获层上形成的阻挡栅、在阻挡栅上形成的阻挡绝缘层和在阻挡绝缘层上形成的栅电极。

根据本发明的另一个方面，本发明提供一种非易失性存储器的制造方法，其包括在半导体衬底上形成隧道绝缘层；在隧道绝缘层上形成电荷捕获层；在电荷捕获层上形成阻挡栅；在阻挡栅上形成阻挡绝缘层；和在阻挡绝缘层上形成栅电极。

附图说明

图1是具有SONOS结构的普通快闪存储器的截面图；

图2～7是举例说明根据本发明实施方案的非易失性存储器的制造方法的截面图。

图8是举例说明在本发明实施方案的器件中形成E-场的概念示意图。

具体实施方式

下面，参考相关附图描述本发明的具体实施方式。

图2～7是举例说明根据本发明实施方案的非易失性存储器的制备方法的截面图。