[发明专利]像素结构的电压极性的控制方法及电路

权利要求书

1.一种像素阵列的驱动方法，其中该像素阵列中的每一行是耦合于一驱动器的第一及第二通道其中之一，该驱动方法包含以下步骤：

产生一第一控制信号以及一第二控制信号；以及

当该第一控制信号的逻辑电平改变时，反转该第一通道的极性，且当该第二控制信号的逻辑电平改变时，反转该第二通道的极性，

其中对应于扫描周期间的每个过渡，只改变该第一控制信号与该第二控制信号其中之一的逻辑电平。

2.根据权利要求1所述的驱动方法，其特征在于还包含：

产生一第三控制信号；

选择该第一控制信号及该第二控制信号，或选择该第三控制信号；以及

若该第一控制信号及该第二控制信号被选择，则当该第一控制信号的逻辑电平改变时，反转该第一通道的极性，且当该第二控制信号的逻辑电平改变时，反转该第二通道的极性，以及若该第三控制信号被选择，则当该第三控制信号的逻辑电平改变时，反转该第一通道以及该第二通道的极性。

3.根据权利要求2所述的驱动方法，其特征在于该第三控制信号的逻辑电平是对应于该些扫描周期间的每个过渡而改变。

4.根据权利要求3所述的驱动方法，其特征在于该第一控制信号的逻辑电平是在该第三控制信号的下缘改变，且该第二控制信号的逻辑电平是在该第三控制信号的上缘改变。

5.根据权利要求4所述的驱动方法，其特征在于是将该第三控制信号的频率减少来产生该第一控制信号。

6.根据权利要求4所述的驱动方法，其特征在于是减少该第三控制信号的频率并将减频后的该第三控制信号延迟一个扫描周期来产生该第二控制信号。

7.根据权利要求4所述的驱动方法，其特征在于是将该第三控制信号延迟一个扫描周期并减少延迟后的该第三控制信号的频率来产生该第二控制信号。

8.根据权利要求1所述的驱动方法，其特征在于这些第一通道是耦合于该像素阵列的第(4n-3)行及第(4n-2)行，这些第二通道是耦合于该像素阵列的第(4n-1)行及第(4n)行，且n为自然数。

9.根据权利要求8所述的驱动方法，其特征在于是对应于第(2m-1)个及第(2m)个扫描周期间的过渡而改变该第一控制信号的逻辑电平，且对应于第(2m)个及第(2m+1)个扫描周期间的过渡而改变该第二控制信号的逻辑电平，其中m为自然数。

10.一种像素阵列的驱动电路，其中该像素阵列中的每一行是耦合于一驱动器的第一及第二通道其中之一，该驱动电路包含：

一第一信号产生装置，用来产生一第一控制信号以及一第二控制信号；以及

一极性反转装置，用以在该第一控制信号的逻辑电平改变时，反转该第一通道的极性，且在该第二控制信号的逻辑电平改变时，反转该第二通道的极性，

其中对应于扫描周期间的每个过渡，该极性反转装置只改变该第一控制信号与该第二控制信号其中之一的逻辑电平。