[发明专利]闪存储存系统

说明书

本申请为申请号为2005100735102、申请日为2005年6月1日、发明名称为《闪存储存系统》的发明专利申请案的分案申请。

技术领域

本发明涉及一种闪存储存系统，尤其是涉及不仅可节省闪存储存系统的开机时间，又可节省暂存存储器的内存容量及确保数据存取时的安全性的闪存储存系统。

背景技术

现有闪存储存系统(Flash Storage)，如图1所示，闪存储存系统10主要包括有一微控制器11、一暂存存储器15及至少一闪存(装置)13，其中，微控制器11可分别连接该暂存存储器15、闪存13及一应用系统17，而闪存(Flash Memory)13中则包括有多个实体存储区块131，每一实体存储区块131都存在有一实体地址135。

由于应用系统17与闪存储存系统10的数据存取协议不尽相同，因此，应用系统17一般只能读取或指定一虚拟存在于微控制器11内的逻辑存储区块112，而多个逻辑存储区块112将位于逻辑存储区块地址区(HBA)111内。通过微控制器11的作用，应用系统17所能存取的每一个逻辑存储区块112将可对应于闪存13内一相对应的实体存储区块131，而逻辑存储区块112的逻辑地址1125与相对应实体存储区块131的实体地址135之间将存在有一相对应关系，并分别记录于一连结对照表151的逻辑地址栏153及实体地址栏155中，而该连结对照表151将储存于暂存存储器15中。

每一个闪存13中将设有一内存类别区块133，且在其内储存有一内存ID数据137，而微控制器11内也设有一相对应的内存程序单元113，该内存程序单元113内储存有多个内存存取程序115，每一个内存存取程序115中也具有一搭配的内存ID数据(Flash ID Code)117。该内存ID数据117将于微控制器11激活时被读取(Read ID Commend)，并借此在内存程序单元113中选择出相对应的其中一内存ID数据117及内存存取程序115，以作为微控制器11对该类别的闪存13的执行程序。

另外，请同时参阅图1A，当应用系统17欲对其中一逻辑地址为m的逻辑存储区块112进行数据存取动作时，微控制器11将由连结对照表115中找出其相对应的实体存储区块131，实体地址135记录为n，然而根据该实体存储区块131内的替代数据139中记录得知，实体存储区块131中已毁损或已储存有其他数据，因此其欲存取的数据应存在于实体地址1352登记为5的实体存储区块1312中，而原本应存在于实体存储区块1312内的数据则将移往另外一个实体地址1353登记为1的实体存储区块1313中，且在数据移动完成后，再去实体存储区块1312中的替代数据139中写入其数据已储存于实体存储区块1313中的事实。

请同时参阅图1B，闪存储存系统10的内部将存在有一系统时钟(clock)，其包括有多个上升缘191及多个下降缘195所组成，而该微控制器11的数据存取信息(signal)则必须在系统时钟的上升缘191处才能做变化。

虽然，现有闪存储存系统10已具有数据存取的功效，但其也存在有下列缺点：

1、实体存储区块的替代数据是在数据存取动作完成后方可写入，而若在此时发生断电等不正常反应时，将产生实体存储区块与替代数据无法对应的情况，而形成存取数据的毁损。

2、连结对照表是记录整个闪存的实体地址与逻辑地址间的对应关系，随着闪存中实体存储区块数量的增加，连结对照表的大小也快速变大，为此，暂存存储器的容量大小也必须相对增加。

3、微控制器只能执行在其内存程序单元中已登录的内存存取程序及闪存种类，若所连结的闪存种类或类别并未登录于内存程序单元中，则将无法被微控制器所接受或执行。

4、微控制器的数据存取信息必须在系统时钟的上升缘处才能变化，在数据存取动作执行时，并无法适时调整其内频，因此也就无法有效节省电能。

发明内容

本发明所要解决的第一技术问题在于提供一种闪存储存系统，不仅可确保数据存取时的安全性，且又可节省暂存存储器的内存容量及电能损耗。

本发明所要解决的第二技术问题在于提供一种闪存储存系统，主要是在每一实体扇区内都设置一逻辑地址指向栏，可在实体扇区写入实体数据时一并写入一逻辑地址指向数据，因此同一个实体存储区块内将有多个逻辑地址指向数据，借此以确保数据存取时的安全性及可靠性。

本发明所要解决的第三技术问题在于提供一种闪存储存系统，可将每一个闪存区分成多个存储段，至少一个存储段可共享一组存储段地址对映表，并储存于暂存存储器中，借此以有效控制暂存存储器的容量大小。