[发明专利]图案转移的方法

说明书

技术领域

本发明提供一种将电路图案转移至基底的方法，尤指一种通过两层不同于该电路图案的图案设计而将该电路图案转移至该基底的方法。

背景技术

在半导体工艺上，为了将集成电路(integrated circuits)的图案顺利转移到半导体芯片上，必须先将电路图案设计于一光刻图案上，再依据光刻图案所输出的光掩模图案(photomask pattern)来制作一光掩模，并且将光掩模上的图案以一定的比例转移到该半导体芯片上。

由于在光掩模上所能制作出的图案的临界尺寸(critical dimension，CD)会受限于曝光机台(optical exposure tool)的解析度极限(resolution limit)，因此当集成度(integration)不断提高，进入90纳米以下等级时，对这些高密度排列的电路图案进行曝光工艺而转移图案至半导体芯片上时，便很容易产生光学接近效应(optical proximity effect，OPE)，造成图案转移的偏差(deviation)。例如直角转角圆形化(right-angled corner rounded)、直线末端紧缩(line endshortened)以及直线线宽增加或缩减(line width increase/decrease)等，都是常见的光学接近效应所导致的光掩模图案缺陷。在各种电路图案中，尤以图案尺寸较小的接触洞(contact/via)图案的转移条件最为严苛以及具挑战性。此外，当电路图案中各元件图案之间距不相同而呈不规则排列，同时包含密集图案或疏离图案时，也会发生光刻工艺共同工艺宽裕度过小等问题。

为了避免上述光学接近效应造成光掩模图案转移失真，业界已研究出许多解析度增强技术(resolution enhancement technology，RET)与光学接近效应修正(optical proximity effect correction，OPC)方法以弥补光学接近效应所发生的图案转移缺陷。目前业界常用的RET技术包括于光刻图案中加入次解析辅助图案(sub-resolution assist feature，SRAF)、偏轴照光(off-axisillumination)以及使用相位移光掩模的二次曝光等。然而，上述方法常常必须经过繁复的模拟与设计，或是更换光源、光阻材料及基台设备才能达成，既耗时又浪费时间。而且，当电路图案为不规则图案时，又会因密集图案与疏离图案的偏差值而增加RET的复杂性，在线宽日益缩小的工艺中仍然容易发生图案转移缺陷且耗费相当大的工艺成本。

发明内容

因此本发明的主要目的在于提供一种图案转移的方法，其通过两层具有不同图案的图案化掩模层，而于同一材料层上定义出预定的电路图案，进而解决上述现有图案转移常发生的图案转移缺陷以及共同工艺宽裕度过小等问题。

根据本发明，揭露一种图案转移的方法，首先提供基底，然后于该基底上形成第一图案化掩模层，其包含电路图案以及多个虚构图案。之后，于基底上形成第二图案化掩模层，其暴露出该第一图案化掩模层上的电路图案。最后利用第一图案化掩模层当作掩模而移除暴露出的部分基底，以将电路图案转移至基底上。

由于本发明的第一光刻图案同时包含电路图案与多个虚构图案，通过将虚构图案设置于不规则的电路图案之间便可调整光刻图案以得到约相同的间距和较大的共同工艺宽裕度，进而改善第一图案转移工艺的解析度，因此不会产生较严重的光学接近效应偏差值，可以省去现有技术中必须利用RET技术来修正光刻图案的繁复程序。之后，再利用第二光刻图案与第二图案转移工艺定义出所需要的电路图案的区域，便可于硬掩模层上得到高解析度与低图案缺陷的电路图案。因此，本发明方法可以简化工艺并提供解析度良好的图案转移效果。

附图说明

图1至图18为本发明图案转移方法的第一实施例的工艺示意图；

图19至图22为本发明图案转移方法的第二实施例的工艺示意图；

图23至图26为本发明图案转移方法的第三实施例的工艺示意图；

图27至图34为本发明图案转移方法的第四实施例的工艺示意图；

图35至图37为本发明图案转移方法的第五实施例的工艺示意图。

主要元件符号说明

10 电路图案    12 密集图案区

14   疏离图案区          16   密集图案

18   疏离图案            20   第一光刻图案

22   密集光刻图案        24   疏离光刻图案