[发明专利]译码电路和显示装置

权利要求书

1.一种译码电路，对具有多个位的多位数字数据进行译码，生成表示该译码的结果的电信号，该译码电路

具备第1位群译码电路，其与具有上述多位数字数据的至少1位的第1位群对应设置，将上述第1位群的位进行译码，从沿着第1方向配置的多个输出候补中选择与译码结果对应的输出候补进行输出，上述第1位群译码电路包含对于规定数的输出候补的组的每个分别配置的、各自共用地接收上述第1位群的位、从对应的输出候补的组中选择1个输出候补的多个第1子译码电路，上述多位数字数据被分割成多个位群，其中所述多个位群中的至少1个具有多个位，上述多个位群包含上述第1位群，与各位群对应地配置位群译码电路，上述与各位群对应地配置的位群译码电路包含上述第1位群译码电路，并且各上述第1子译码电路包含对于不同的输出候补设置且沿着第2方向并联配置的多个单元译码器，

具备与上述多个位群的最后的位群对应地设置的、共用地接收上述最后的位群的位进行译码的最终位群译码电路，上述最终位群译码电路具备与前段的位群译码电路的输出分别对应地配置的、按照上述最终位群的位来选择前段的位群译码电路的输出中对应的输出、并传递给输出信号线的多个最终段子译码电路。

2.如权利要求1所述的译码电路，

上述最终位群包含多个位，上述最终位群译码电路的最终子译码电路具备分别与上述最终位群的多个位对应地配置的、并且沿着上述第1方向配置的多个开关元件。

3.如权利要求1所述的译码电路，

上述第1位群由上述多位数字数据的最高位位或者最低位位的任意1位构成。

4.如权利要求1所述的译码电路，

上述多个输出候补具备能够利用上述多位数字数据表达的多个基准电压，

上述多个基准电压按照上述多位数字数据的值的大小的顺序沿着上述第1方向顺序排列，

上述多位数字数据的多个位沿着上述多个位的位位置顺序分割成上述的多个位群。

5.如权利要求1所述的译码电路，

上述多个输出候补具备能够用上述多个位数字数据表达的多个基准电压，

关于上述多位数字数据的多个位，把最高位位作为上述第1位群分配，上述多个位的剩余的位沿着这些位的位置顺序被分割为上述多个位群的剩余的位群，

上述多个基准电压按照上述多位数字数据的上述剩余的位的值大小的顺序沿着上述第1方向顺序排列，上述第1位群译码电路的各上述第1子译码电路具备对于用上述最高位位的值不同而剩下的位的值相同的数字数据所表达的基准电压而设置的单元译码器。

6.如权利要求1所述的译码电路，

各上述位群译码电路的各子译码电路具备单元译码器，在对应的位群是M位时，该单元译码器具备M个串联连接并且根据对应的位的值有选择地导通的开关元件，上述M是大于等于1的整数，

各上述子译码电路按照对应的位群的位值，从分别设置有上述单元译码器的2的M次方个输出候补中选择1个输出候补，作为下一段的位群译码电路的子译码电路的选择对象的输出候补来输出。

7.如权利要求6所述的译码电路，

上述输出候补是具有能够用上述多位数字数据表达的大小的基准电压，

上述第1位群由1位构成，并且

各上述开关元件由CMOS传输门构成，

上述译码电路进一步具备：

沿着上述第2方向延伸配设的、分别传递上述基准电压的多个基准电压线；

沿着上述第1方向延伸配置的、对上述与各位群对应地配置的位群译码电路传递相对上述多位数字数据的各位的互补信号的多个控制信号线，

其中，各上述开关元件配置成和各上述基准电压线在平面布局上不重合，

上述第1位群译码电路的单元译码器的CMOS传输门具有经由在上述第2方向上延伸的分支配线与对应的控制信号线结合的栅极电极，上述分支配线配置成相互不交叉。

8.如权利要求7所述的译码电路，

对于上述单元译码器设置的上述分支配线的至少几条被配置成和对应的基准电压线在平面布局上重合。