[发明专利]一种电子取证审计系统

权利要求书

1.一种电子取证审计系统，包括信息采集卡(1)、源盘连接器(IDE1)和目标盘连接器(IDE2)，其中信息采集卡(1)上设置的源盘接口(J1)与所述源盘连接器(IDE1)连接，设置的目标盘接口(J2)与所述目标盘连接器(IDE2)连接，信息采集卡(1)从源盘连接器(IDE1)获取数据资料，再经目标盘连接器(IDE2)发出数据资料，其特征在于：还包括CPU控制器(2)和审计卡座(3)；其中CPU控制器(2)与所述信息采集卡(1)双向连接，CPU控制器(2)控制信息采集卡(1)工作，并获取信息采集卡(1)的工作信息，所述CPU控制器(2)与审计卡座(3)双向连接，二者之间数据互换；

所述信息采集卡(1)内设置有：

用于开始的装置；

用于等待指令的装置；

用于判断是否有复制源盘数据指令的装置；

如果有复制指令，则进入用于复制源盘数据的系统；

如果没有复制指令，则进入用于判断是否有审计源盘数据指令的装置；

如果有审计指令，则进入用于审计源盘数据的系统；

如果没有审计指令，则返回所述则返回所述用于等待指令的装置；

所述用于复制源盘数据的系统内设置有：

用于读取源盘数据的装置；

用于向目标盘写入数据的装置；

用于生成复制数据值a的装置；

用于输出复制数据值a的装置；

用于判断源盘是否还有未复制数据的装置；

如果有复制数据，则返回所述用于读取源盘数据的装置；

如果没有复制数据，则返回所述用于等待指令的装置；所述用于审计源盘数据的系统内设置有：

用于读取源盘数据的装置；

用于生成审计数据值b的装置；

用于输出审计数据值b的装置；

用于判断源盘是否还有未审计数据的装置；

如果有审计数据，则返回所述用于审计源盘数据的装置；

如果没有审计数据，则返回所述用于等待指令的装置。

2.根据权利要求1所述的一种电子取证审计系统，其特征在于：在所述审计卡座(3)和CPU控制器(2)上都并列设置有；

数字总线端DO～D15：对CPU控制器(2)和审计卡座(3)之间的数据双向传送；

CF中断请求信号端CF_INTRQ：审计卡座(3)向CPU控制器(2)发出中断请求；

ARM读信号端ARM_READ和ARM写信号端ARM_WRITE：CPU控制器

(2)向审计卡座(3)发出读控制指令和写控制指令；

CF复位端R_CF：CPU控制器向审计卡座(3)发出复位指令；所述CPU控制器(2)还并列设置有：

状态信号端STO～13与所述信息采集卡(1)连接；

地址线端AO～16与所述信息采集卡(1)连接。

3.根据权利要求1所述的一种电子取证审计系统，其特征在于：所述CPU控制器(2)还设置有第一控制端TXD和第二控制端RXD，所述第一控制端TXD和第二控制端RXD分别与接口芯片(4)的输入端T2IN和输出端R2OUT连接，所述接口芯片(4)设置有计算机插口。