[发明专利]提高沟槽型双层栅功率MOS两多晶硅间击穿电压的方法

说明书

技术领域

本发明涉及一种功率MOS器件的制造方法，特别涉及一种提高沟槽型双层栅功率MOS器件两多晶硅间击穿电压的制造方法。

背景技术

功率MOSFET(MOS结构的场效应晶体管)是低压范围内最好的功率开关器件，以其输入阻抗高，低损耗、开关速度快、无二次击穿、安全工作区宽、动态性能好，易与前极耦合实现大电流化、转换效率高等特性用于处理电能，包含频率变换、功率变换和控制、DC/DC转换等。其生产工艺进入亚微米、深亚微米时代，采用侧墙(Spacer)技术研制的小单元尺寸第五代功率MOSFET和槽栅功率MOSFET工业化生产，元胞密度高达每平方厘米4448.5万个，其精细工艺与微电子电路相当，新结构、新工艺还在不断完善中，并向高压大电流、低压小功率、极低内阻、线性微波功率MOS器件等方面发展。采用腐蚀挖槽工艺在管芯上开有沟槽的产品称为沟槽型MOS场效应晶体管(Trench MOSFET)，沟槽结构的沟道是纵向。在其侧壁可制作MOS的栅极，所占用面积比横向沟道小、进一步提高元胞密度，在器件性能上可增强MOSFET的雪崩击穿能力，有效减少导通电阻，降低驱动电压，成为追求超低通态漏源电阻性能的择优结构。

沟槽型双层栅功率MOS器件具有击穿电压高，导通电阻低，开关速度快的特性，具有很大的应用前景。常见的沟槽型功率MOS器件双层栅结构(见图1)，包括：硅片衬底11作为功率MOS器件的漏极；在硅外延层10上制备的沟槽12；其第一层多晶硅填充部分的沟槽侧壁的厚栅氧化层13；沟槽内第一层多晶硅14；其上沟槽内淀积高密度等离子体氧化膜15；再是第二层多晶硅17；其侧壁填充薄栅氧化层18；沟槽之间的硅外延层10上制备沟道体19和源极20；其中第一层多晶硅可靠接地(图中没给出)，第二层多晶硅17作为栅极(gate)。在现有制备工艺中，因同时掺杂的第一层多晶硅14(DOPOS工艺过程)淀积以后，沟槽中间会有一条缝隙，在第一层多晶硅反刻以后，沟槽中间的缝隙会加深并且在靠近沟槽侧壁的位置形成第一层多晶硅尖角(图2)，这会严重降低两层多晶硅之间的击穿电压。为了避免这一问题，改为采用了88度沟槽，并且在同时掺杂的第一层多晶硅淀积以后，增加了900℃，30分钟，氮气下退火处理，但是这又会导致在第一层多晶硅反刻后，第一层多晶硅的表面非常粗糙，从第一层多晶硅表面到沟槽顶的深度均匀性非常差，还会造成下一步高密度等离子体氧化膜的膜质较疏松，湿法腐蚀后剩余的高密度等离子体氧化膜厚度均匀性很差，局部位置甚至没有高密度等离子体氧化膜剩余，严重影响器件电性能的均匀性，且降低了两层多晶硅之间的击穿电压甚至短路。其原因是因为DOPOS经过900度，30分钟氮气退火促使多晶硅晶粒长大恶化了第一层多晶硅反刻后的表面平整度。沟槽型双层栅功率MOS器件真正的栅极是第二层多晶硅，第一层多晶硅与源极接地起到提高器件击穿电压的作用，因此第二层多晶硅栅极上所能加的电压应由真正的栅氧化层决定，而不是两层多晶硅之间的高密度等离子体氧化膜决定。但是现有工艺中第二层多晶硅栅极上所能加的电压严重低于应该能承受的电压值，其原因就在于两层多晶硅之间的高密度等离子体氧化膜导致的击穿漏电，而这正是因为同时掺杂淀积的第一层多晶硅反刻后表面粗糙性导致的。另外，采用88度沟槽，致使无法在线准确量测沟槽的深度。因为在88度沟槽刻蚀以后，在线量测图形沟槽底面不平整(称black silicon现象)，无法在线准确测量沟深，限制了工艺的可行性。

发明内容

本发明要解决的技术问题是提供一种提高沟槽型双层栅功率MOS两多晶硅间击穿电压的方法，它能提高沟槽型双层栅功率MOS器件的两层多晶硅间的击穿电压和提高功率MOS器件的电性能均匀性。

为解决上述技术问题，本发明的方法包括：(1)刻蚀90度沟槽；(2)第一层多晶硅的淀积和刻蚀工艺为：先在620℃下生长不掺杂的多晶硅，后在900℃下用POCl₃为掺杂源对该多晶硅进行掺杂，最后刻蚀掺杂后的多晶硅。