[发明专利]相位选择可编程分频器

说明书

技术领域

本发明涉及一种基于锁相环的频率综合器，尤其涉及一种基于锁相环的频率综合器中的相位选择可编程分频器。

背景技术

众所周知，可编程分频器是基于锁相环结构的频率综合器的组成单元之一，频率综合器广泛应用在如接收机里用于产生本振信号或在发射机里面用于产生载频本振信号。

现有的可编程分频器主要为最小分频只能为整数的整数分频器(integer-N)和采用重定时(retiming)控制相位选择的分数分频器(fractional-N)，但是这两种可编程分频器均存在着一定的缺点。其中，采用整数分频数的锁相环结构存在两个潜在问题：第一，当可选择的参考时钟频率与锁相环输出信号频率不存在整数倍关系时，这种锁相环无法使用，也就是频率精度非常有限；第二，在很多应用中，采用整数分频器的锁相环往往要选取一个很低的参考时钟频率，使得这类可编程锁相环的环路带宽不能选得很大，从而会增加锁相环的锁定时间。相比整数分频器，具有小数精度的分数分频器就没有上述的限制。然而，采用重定时(retiming)控制相位选择的分数分频器在实际工作时，会产生诸如毛刺(glitch)等现象，而且过于复杂的控制逻辑也容易导致整个分频器的不稳定或导致逻辑出错。

发明内容

本发明所要解决的技术问题是提供一种相位选择可编程分频器，可简化相位选择控制逻辑的产生过程，并可避免毛刺的产生，从而降低整个可编程分频器的出错几率；另外，还可以实现小数分频值，同时可增加参考时钟的频率，改善频率综合器的相位噪声。

为解决上述技术问题，本发明提供一种相位选择可编程分频器，包括：2分频电路、相位选择开关电路、M分频电路和相位选择产生电路；

所述2分频电路，为具有正交输出特性的2分频电路，其输入信号的频率为系统实际工作频率的2倍，而其输出信号为4个相位差为90度的信号；

所述相位选择开关电路，用于在由所述相位选择产生电路所输出的切换控制信号Sel_0、Sel_90、Sel_180和Sel_270的控制下，选择输出所述4个相位差为90度的信号中的一个进行输出；

所述M分频电路，用于接收所述相位选择开关电路的输出信号fSEL，并将该信号f_SEL进行M分频后输出，而且在每进行完一次M分频后，控制输出触发控制信号f_FB给所述相位选择产生电路；

所述相位选择产生电路，用于在所述触发控制信号f_FB的控制下，连续向所述相位选择开关电路发送0～3个切换控制信号Sel_0、Sel_90、Sel_180和Sel_270，实现最小为0.25的分频值。

本发明由于采用了上述技术方案，具有这样的有益效果，即在相位选择产生电路中只需要一个累加器，从而简化了相位选择逻辑的产生过程，提高了整个分频器的稳定性，并且避免了相位选择过程中毛刺的产生，大大降低了整个分频器出错的几率；同时，通过预先得到工作在系统实际工作频率的四个相位相差90度的信号，并让所述相位选择产生电路在M分频器所输出的触发信号的控制下，输出用来控制相位选择开关电路由一个相位的信号切换到另一个相位信号的切换控制信号，从而实现了最小为0.25的分频值，即相当于将参考时钟频率提高到了原来的4倍，等效于Sigma-Delta调制器的采样频率提高到了原来的4倍，从而有效降低了锁相环的带内相位噪声，大大改善了频率综合器的整体相位噪声。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1为本发明所述相位选择可编程分频器的结构框图；

图2为根据本发明所述相位选择产生电路的结构框图；

图3为根据本发明当M分频器中M为2时的时序逻辑图。

具体实施方式

在一个实施例中，如图1所示，本发明所述相位选择可编程分频器包括2分频电路、相位选择开关电路、相位选择产生电路和M分频电路。

所述2分频电路为一具有正交输出特性的2分频电路，在本发明中，该2分频电路的输入信号的频率为系统实际工作频率的2倍，即2*f_L0，其输出信号为4个相位差为90度的信号f_P0、f_P90、f_P180和f_P270，本领域的一般工作人员应该可以知道，这4个输出信号的频率与系统实际工作频率相同。