[发明专利]T型多晶硅栅电极的制备方法

说明书

技术领域

本发明涉及一种半导体器件制造中T型多晶硅栅电极的制备方法。

背景技术

半导体器件的集成度提高，要求器件具备更短的响应时间，更大的驱动开启电流，因此，多晶硅栅极的尺寸也必须持续的缩小。为了减轻日益缩小的栅极尺寸对于光刻，刻蚀工艺的压力，刻蚀的程序被进一步调整，形成T型多晶硅栅电极，通过缩小多晶硅栅电极底部线宽尺寸，实现减小实际的沟道长度，从而满足器件的需求。另外，半导体器件制备过程中的栅极刻蚀制备，一般采用正性光刻胶和栅极掩膜版来实现。常见的T多晶硅栅电极的制备工艺流程如图1a至图1c所示：先在栅氧化层上淀积多晶硅层(见图1a)；后用正性光刻胶和栅极掩膜版进行光刻，定义出栅极；最后采用精确的刻蚀程序刻蚀出T型多晶硅栅电极(见图1b和图1c)。

目前，由于刻蚀程式中刻蚀速率和刻蚀后尺寸形貌依赖于光刻栅极尺寸的形貌(poly gate photo CD profile)，所以在实际的应用中，实现T型多晶硅栅淀积的实现需要采用非常复杂的刻蚀程序，其在刻蚀时需分多步进行，且在刻蚀中需改变刻蚀气体的量来控制刻蚀速率，存在不利于工艺的再现和控制的问题。

发明内容

本发明要解决的技术问题是提供一种T型多晶硅栅电极的制备方法，其能降低T型多晶硅栅电极制备中刻蚀程序的复杂程度。

为解决上述技术问题，本发明的T型多晶硅栅电极的制备方法，包括以下步骤：

(1)先在硅衬底上的栅氧化层上淀积第一层多晶硅；

(2)利用负性光刻胶和栅极掩膜版进行对准光刻；

(3)利用步骤(2)中的负性光刻胶图案为掩膜层，对第一层多晶硅层进行注入掺杂；

(4)去除负性光刻胶，接着淀积第二层多晶硅；

(5)用正性光刻胶和步骤(2)中的栅极掩膜版进行对准光刻，后干法刻蚀第二层多晶硅和第一层多晶硅，形成T型多晶硅栅电极；

(6)去除多晶硅栅电极两边的栅氧化层。

本发明的制备方法中，先长一薄层多晶硅，然后利用负性光刻胶进行第一次光刻，然后进行来掺杂，再生长一层多晶硅，第二次光刻后进行刻蚀，利用精确的光刻控制和刻蚀程式中掺杂和未掺杂的多晶硅，在刻蚀中形貌存在差异的原理，故同时刻蚀后实现T型多晶栅电极的形貌和尺寸，底部掺杂的多晶硅也可以减小栅耗尽问题；同时，大为降低刻蚀程式的复杂程度并利于工艺的再现和控制。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1a至图1c为现有的T多晶硅栅极制备流程的结构示意图；

图2为本发明的制备方法的流程图；

图3a至图3f为本发明的制备流程的结构示意图。

具体实施方式

本发明的T多晶硅栅电极的制备方法流程图见图2，下面结合图3a至图3f的制备过程中的结构示意图进行说明。本发明的制备方法包括：

(1)先在硅衬底上制备一栅氧化层上，后在栅氧化层上淀积第一层多晶硅，该层多晶硅相对要薄些，约为100～1000um左右(见图3a)。

(2)利用负性光刻胶和栅极掩膜版进行对准光刻，曝出栅极的位置下的第一层多晶硅(见图3b)；

(3)利用步骤(2)中的负性光刻胶图案为掩膜层，对第一多晶硅层进行注入掺杂(见图3c)，掺杂剂一般选磷原子，当掺杂剂可选在为10¹⁵原子/立方厘米以上，具体应用中掺杂剂量可根据器件的特性和两层多晶硅栅极的厚度不同以及所要求刻蚀的T型多晶硅栅电极的形貌进行调节；

(4)去除负性光刻胶，接着淀积第二层多晶硅(见图3d)，约为1000～5000um；

(5)用正性光刻胶和步骤(2)中的栅极掩膜版进行对准光刻，后干法工艺刻蚀第二层多晶硅和第一层多晶硅，因未掺杂的多晶硅第二层多晶硅和掺杂后的第一层多晶硅在相同的刻蚀条件下，因掺杂后的第一层多晶硅的刻蚀速率大于未掺杂的第二层多晶硅的刻蚀速率，使刻蚀后的形貌存在差异，故在同时刻蚀后，最终形成T型的多晶硅栅电极(见图3e)，这里采用的干法刻蚀工艺中的刻蚀气体和刻蚀参数与通常用来刻蚀多晶硅的相同；

(6)去除多晶硅栅电极两边的栅氧化层(见图3f)，可用湿法腐蚀工艺。