[发明专利]全差分宽带高频本振驱动器电路

说明书

技术领域

本发明涉及一种本振驱动器电路，尤其是一种全差分宽带高频本振驱动器电路。

背景技术

在射频收发器电路中都会采用上/下变频器电路，对于变频器电路一般必须采用较强的本振信号，常规的本振电路采用MOSFET器件，由于其工作频率较低，在高频时，由于负载电容随频率的增加会导致增益的下降。图1所示为现有的全差分宽带高频本振驱动器电路，常规的本振驱动器电路采用单端双端转换电路，将单端的输入信号转换为双端的差分信号，并将该差分信号输入给后面的驱动级电路，驱动级电路采用大尺寸的倒相器电路，这种设计对电源和地会产生强烈的扰动，且工作频率范围窄。

发明内容

本发明所要解决的技术问题是提供一种全差分宽带高频本振驱动器电路，能够使本振驱动器输出宽频满幅的幅度，同时减小电源端和地之间的扰动。

为解决上述技术问题，本发明全差分宽带高频本振驱动器电路的技术方案是，包括PMOS管M1和M2，以及NMOS管M3和M4，所述PMOS管M1的栅极通过电容C1连接到差分信号的一个输入端VIN，所述NMOS管M3的栅极通过电容C2也连接到差分信号的一个输入端VIN，所述PMOS管M2的栅极通过电容C3连接到差分信号的另一个输入端VINB，所述NMOS管M4的栅极通过电容C4也连接到差分信号的另一个输入端VINB；偏置端VBAISP通过电阻R1连接到PMOS管M1的栅极，偏置端VBAISP通过电阻R2连接到PMOS管M2的栅极，偏置端VBAISN通过电阻R3连接到NMOS管M3的栅极，偏置端VBAISN通过电阻R4连接到NMOS管M4的栅极，所述电压偏置端VBAISP和VBAISN外接有偏置电路；电源VDD通过电阻R5连接到电感L1的一端，所述电感L1的另一端连接到PMOS管M1和M2的源极，接地端VSS通过电阻R6连接到电感L2的一端，所述电感L2的另一端连接到NMOS管M3和M4的源极；所述PMOS管M2的漏极与所述NMOS管M4的漏极相连接，并作为一个信号输出端VOUT，所述PMOS管M1的漏极与所述NMOS管M3的漏极相连接，并作为另一个信号输出端VOUTB。

本发明通过在电源端和接地端附近串联电感，对电路的阻抗进行补偿，使本振驱动器电路能够输出宽频满幅的幅度，同时减小了电源端和接地端之间的扰动。

附图说明

下面结合附图和实施例对本发明作进一步详细的说明：

图1为现有的全差分宽带高频本振驱动器电路的电路图；

图2为本发明全差分宽带高频本振驱动器电路的电路图。

具体实施方式

本发明全差分宽带高频本振驱动器电路，其电路图如图2所示，包括PMOS管M1和M2，以及NMOS管M3和M4，所述PMOS管M1的栅极通过电容C1连接到差分信号的一个输入端VIN，所述NMOS管M3的栅极通过电容C2也连接到差分信号的一个输入端VIN，所述PMOS管M2的栅极通过电容C3连接到差分信号的另一个输入端VINB，所述NMOS管M4的栅极通过电容C4也连接到差分信号的另一个输入端VINB；偏置端VBAISP通过电阻R1连接到PMOS管M1的栅极，偏置端VBAISP通过电阻R2连接到PMOS管M2的栅极，偏置端VBAISN通过电阻R3连接到NMOS管M3的栅极，偏置端VBAISN通过电阻R4连接到NMOS管M4的栅极，所述电压偏置端VBAISP和VBAISN外接有偏置电路；电源VDD通过电阻R5连接到电感L1的一端，所述电感L1的另一端连接到PMOS管M1和M2的源极，接地端VSS通过电阻R6连接到电感L2的一端，所述电感L2的另一端连接到NMOS管M3和M4的源极；所述PMOS管M2的漏极与所述NMOS管M4的漏极相连接，并作为一个信号输出端VOUT，所述PMOS管M1的漏极与所述NMOS管M3的漏极相连接，并作为另一个信号输出端VOUTB。

偏置电压通过VBIASP加到电阻R1和R2的一端，电阻R1和R2的另一端分别加到PMOS晶体管M1和M2的栅极。同样，偏置电压通过VBIASN加到电阻R3和R4的一端，电阻R3和R4的另一端分别加到NMOS晶体管M3和M4的栅极。输入差分高频信号VIN和VINB通过4个耦合电容C1，C2，C3和C4耦合到PMOS和NMOS晶体管M1，M2，M3和M4的栅极。