[发明专利]一种用于多核处理器Cache一致性实物验证的装置

说明书

技术领域

本发明涉及一种用于多核处理器实物验证的装置，特别是涉及多核处理器Cache一致性的正确性验证。 

技术背景 

随着微处理器的发展，传统的处理器设计制造方法已经难以实现性能的突破，单核微处理器越来越难以满足应用需求，微处理器进入多核时代。从单核到多核，不仅仅是处理器核心数量的简单增加，发展多核处理器对处理器体系架构、计算机整体架构、操作系统和应用软件都提出了巨大的挑战。随着多核处理器结构复杂度的增加，如何保证多核处理器设计的正确性，尤其是多核处理器Cache一致性的正确性越来越成为多核微处理器验证的难点之一。 

通常，功能验证主要有软件模拟和实物硬件仿真两种方法。但是由于多核处理器在系统架构上和单核处理器相比有着本质的差异，这也就决定了原来单核处理器的软件模拟环境、测试激励、实物硬件仿真平台都不能直接应用于多核处理器的功能验证，而需要进行大量的改造，有些环境甚至需要重新构建，这样，单核处理器的验证成果就很难得到继承，大大增加了多核处理器的开发周期。 

发明内容

本发明要解决的技术问题是在多核处理器实现有独立的Cache和共享 存储的前提下，提供一种用于多核处理器Cache一致性实物验证的装置，在单核验证平台的基础上内嵌一个虚拟处理器核，来支持对多核处理器Cache一致性的正确性验证。 

为解决上述技术问题，本发明的多核处理器Cache一致性实物验证装置采用如下技术方案实现：该装置包括单核处理器FPGA和外部系统两个组成部分，单核处理器FPGA和外部系统之间通过高密度插槽相连。其中，外部系统上实现了系统控制逻辑和存储访问控制逻辑；单核处理器FPGA上实现了虚拟多核处理器，包括以下组成部分：真实处理器核、虚拟处理器核、二级高速缓存、核间一致性控制部件和系统接口控制部件；真实处理器核与虚拟处理器核都和二级高速缓存、核间一致性控制部件相连，其中虚拟处理器核是真实处理器核高度抽象的行为级模型，虚拟处理器核的功能主要是实现真实处理器核与核间一致性控制部件的接口协议，虚拟处理器核通过模仿真实处理器核，向核间一致性控制部件发出访存干扰命令，同时处理来自一致性控制部件返回的响应和Cache一致性请求，并保持核间共享数据的一致性。 

采用本发明的多核处理器Cache一致性实物验证装置，虚拟处理器核通过模仿真实处理器核发出干扰命令，改变共享数据空间的一致性状态，但并不真正修改共享空间的数据，通过这种方法来达到干扰真实处理器核正常工作的目的。采用该装置能够模仿多核处理器自动产生共享存储访问请求并自动保证结果的正确性，在单核处理器FPGA验证平台上就可以验证多核处理器的Cache一致性的正确性，降低多核处理器的FPGA实物验证代价，从而提高了多核处理器Cache一致性的验证效率。该装置所 采用的验证方法还适用于多核处理器Cache一致性的软件模拟验证，同样可以降低模拟验证的复杂度，提高模拟验证的速度。 

附图说明

下面结合附图与具体实施方式对本发明作详细说明： 

图1是本发明用于多核处理器Cache一致性实物验证装置的结构框图； 

图2是本发明中虚拟处理器核的结构框图； 

图3是本发明中虚拟处理器核访存请求处理流程图； 

图4是本发明中虚拟处理器核访存响应处理流程图； 

图5是本发明中虚拟处理器核Cache一致性请求处理流程图； 

图6是本发明中虚拟处理器核取数请求处理流程图。 

具体实施方式