[发明专利]高压晶体管制造方法无效
申请号: | 200710094382.9 | 申请日: | 2007-12-06 |
公开(公告)号: | CN101452850A | 公开(公告)日: | 2009-06-10 |
发明(设计)人: | 钱文生;胡君 | 申请(专利权)人: | 上海华虹NEC电子有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336 |
代理公司: | 上海浦一知识产权代理有限公司 | 代理人: | 周 赤 |
地址: | 201206上*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 高压 晶体管 制造 方法 | ||
技术领域
本发明涉及一种晶体管制造方法,尤其涉及一种高压晶体管的制造方法。
背景技术
现有技术中,在制造高压晶体管时,一般都是在生长栅多晶硅后,使用光刻技术对所述栅多晶硅进行刻蚀形成晶体管的栅极,然后再在所述栅极的两侧形成侧墙,接着再进行高浓度源漏离子注入等后续工艺。
例如,在一个实施例中,如图1所示,现有技术中一般通过以下方法来制造高压晶体管:
第一步,在硅衬底上进行离子注入,形成阱区,然后对硅片进行阱区退火;其中,对于NMOS晶体管而言,所注入的离子可以为硼离子等;而对于PMOS晶体管而言,所注入的离子可以为磷离子等;这时的剖面如图2a所示。
第二步,在所述硅衬底上阱区的位置进行选择性离子注入,形成源漏区,然后对硅片进行延伸源漏退火;在该步骤中,对于NMOS晶体管而言,所注入的离子可以为磷离子或者砷离子等;而对于PMOS晶体管而言,所注入的离子可以为硼离子或者二氟化硼等;这时的剖面如图2b所示。
第三步,在硅衬底的顶部生长一层栅氧化层。
第四步,在所述栅氧化层上面再淀积一层多晶硅栅,然后使用公知的光刻技术,对所述多晶硅栅进行刻蚀,形成栅极,这时的剖面结构如图2c所示。
第五步,在所述栅极两侧形成晶体管的氧化物侧墙。
第六步,进行高浓度源漏离子注入,从而最终形成如图2d所示的高压晶体管。
在这个制造过程中,如果想要增加高压器件的击穿电压,一般需要把高压阱做淡,同时把低掺杂源漏做得比较缓,但在高压器件制作过程中,由于晶体管饱和电流,及开启电压的限制,要提高器件的击穿电压就不是一件容易的事。
发明内容
本发明要解决的技术问题是提供一种高压晶体管制造方法,可在不影响晶体管饱和电流、开启电压等特性的情况下,提高其击穿电压。
为解决上述技术问题,在一个实施例中,本发明提供了一种高压晶体管制造方法,包括:
在硅衬底上形成源漏区域的工序;
在硅衬底顶部生长栅氧化层和在所述栅氧化层上淀积多晶硅栅的工序;
对所述多晶硅栅进行刻蚀形成栅极,同时对所述栅极两侧的硅衬底进行过刻蚀的工序
在所述栅极两侧形成侧墙的工序。
在另一个实施例中,本发明还提供了一种高压晶体管制造方法,包括:在硅衬底上形成源漏区域的工序;
在硅衬底顶部生长栅氧化层和在所述栅氧化层上淀积多晶硅栅的工序;
对所述多晶硅栅进行刻蚀形成栅极的工序;
在所述栅极的两侧形成侧墙的工序;
对所述侧墙两侧的硅衬底进行过刻蚀的工序。
本发明由于采用了上述技术方案,具有这样的有益效果,即通过在淀积了多晶硅栅以后,对硅衬底上的源漏区域进行过刻蚀,从而改变了晶体管的电力线分布,进而提高了晶体管的击穿电压。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明:
图1为现有技术中制造高压晶体管的一个实施例的流程图;
图2a-2d为依据图1所述方法制造高压晶体管过程中的剖面结构图;
图3为根据本发明所述高压晶体管制造方法的一个实施例的流程图;
图4a-4b为依据图3所述方法制造高压晶体管过程中的剖面结构图;
图5为根据本发明所述高压晶体管制造方法的另一个实施例的流程图;
图6a-6b为依据图5所述方法制造高压晶体管过程中的剖面结构图;
图7a为依据现有技术所制造的高压晶体管的电力线方向示意图;
图7b为依据本发明所制造的高压晶体管的电力线方向示意图。
具体实施方式
在一个实施例中,如图3所示,本发明所述高压晶体管的制造过程如下:
第一步,在硅衬底上进行离子注入,形成阱区,然后对硅片进行阱区退火;其中,对于NMOS晶体管而言,所注入的离子可以为硼离子等;而对于PMOS晶体管而言,所注入的离子可以为磷离子等;这时的剖面如图2a所示。
第二步,在所述硅衬底上阱区的位置进行选择性低剂量离子注入(所注入离子的剂量范围为E12~5E14cm-2),形成晶体管的源漏区域,然后对硅片进行延伸源漏退火;在该步骤中,对于NMOS晶体管而言,所注入的离子可以为磷离子或者砷离子等;而对于PMOS晶体管而言,所注入的离子可以为硼离子或者二氟化硼等;这时的剖面如图2b所示。
第三步,在硅衬底的顶部生长一层栅氧化层。
第四步,在所述栅氧化层上面再淀积一层多晶硅栅。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司,未经上海华虹NEC电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200710094382.9/2.html,转载请声明来源钻瓜专利网。
- 上一篇:晶体管的测试结构
- 下一篇:MOS晶体管及其形成方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造