[发明专利]电荷囚禁器件的制作工艺方法

说明书

技术领域

本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种用于EEPROM(电擦除可编程只读存储器)的电荷囚禁器件的制作工艺方法。

背景技术

随着半导体集成电路技术的发展，如何减少器件所用的面积，提高电路的集成度是业界不断探索和追求的目标。电荷囚禁(charge trapping)器件对于缩小闪存和EEPROM存储单元的尺寸效果非常明显，也是非挥发性存储器电路设计工程师经常采用的技术手段。电荷囚禁器件就是通常所说的SONOS(polysilicon-oxide-nitride-oxide-silicon多晶硅-二氧化硅-氮化硅-二氧化硅-硅)结构，该器件具有非常简单的制作工艺。

在现有的制作工艺中经常采用的方法是，在多晶硅成长之后，用一步刻蚀的方法形成选择管和存储管，而这样的做法很难形成很小的选择管和存储管之间的间距，所以在通常的工艺下择管和存储管之间的间距都比较大，这样就造成了整个存储单元尺寸不容易缩小(参见图10)。

发明内容

本发明要解决的技术问题是提供一种电荷囚禁器件的制作工艺方法，它可以有效减少选择管和存储管之间的距离，而且容易控制多晶硅栅极的尺寸，有利于提高闪存器件的集成度。

为解决上述技术问题，本发明的电荷囚禁器件的制作工艺方法包括如下步骤：

在硅衬底的上端面淀积一层牺牲氮化硅层；

在所述硅衬底和牺牲氮化硅层的表面成长一层用于形成侧墙的氧化膜；

去除所述牺牲氮化硅层顶部和硅衬底两侧多余的氧化膜，在所述牺牲氮化硅层的两侧形成侧墙；

去除所述的牺牲氮化硅层，保留其两侧的侧墙，作为制作选择管和存储管的介质隔离层；

在所述硅衬底和介质隔离层的表面，成长由位于下层的隧道氧化层、位于中间位置的氮化膜和位于上层的氧化膜组成的ONO膜，所述三层膜相互接触；

将用于形成选择管栅氧化层位置的硅衬底端面上的ONO膜刻蚀掉；

在形成选择管位置的硅衬底上端面淀积一层氧化层，作为选择管的栅氧化层；

在所述栅氧化层和ONO膜上生长一层多晶硅，该多晶硅层应包覆所述两个介质隔离层；

对所述多晶硅进行刻蚀，形成选择管和存储管。

由于采用本发明的工艺方法，首先制作电荷囚禁器件中的选择管和存储管之间的介质隔离层，然后再做选择管和存储管。选择管和存储管之间的距离是由介质隔离层的厚度决定的，而介质隔离层的厚度是由侧墙氧化膜的厚度决定的，因为成长较薄的氧化膜对于现在的工艺水平来说很容易，所以不仅可以大大减小选择管和存储管之间的距离，而且可以比较好

在本发明的方法中，存储管、选择管和中间的介质层是作为一个整体被刻蚀的，刻蚀对象的尺寸比通常的工艺要大很多，所以比较容易控制。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是本发明的方法中形成牺牲氮化硅层的示意图；

图2是本发明的方法中成长侧墙氧化膜的示意图；

图3是本发明的方法中刻蚀侧墙氧化膜的示意图；

图4是本发明的方法中去除牺牲氮化硅层的示意图；

图5是本发明的方法中成长ONO膜的示意图；

图6是本发明的方法中刻蚀掉形成栅氧化层位置的ONO膜的示意图；

图7是本发明的方法中形成栅氧化层的示意图；

图8是本发明的方法中成长多晶硅的示意图；

图9是本发明的方法中形成选择管和存储管示意图；

图10是现有的方法形成选择管和存储管示意图；

图11是本发明的方法工艺流程图。

具体实施方式

如图11所示，在本发明的电荷囚禁器件的制作工艺方法中，首先制作完成选择管和存储管之间的介质隔离层，具体实现的工艺流程步骤如下：

步骤301，参见图1，首先，准备一硅衬底，在该衬底的中间位置的上端面淀积一层在后续的步骤中要去除掉的牺牲氮化硅层。该牺牲氮化硅层成长的方法可以采用现有技术中已知的各种方法实现，例如化学气相淀积等等。在本发明的后续步骤中，各种氧化膜、氮化膜的形成，如无特殊说明均可采用现有技术中已知的各种方法实现。

步骤302，在图1所示的硅衬底和牺牲氮化硅层的表面成长一层用于形成侧墙的氧化膜(结合图2所示)。

步骤303，采用干法刻蚀，去除掉所述牺牲氮化硅层顶部和硅衬底两侧多余的氧化膜，在所述牺牲氮化硅层的两侧形成侧墙(结合图3所示)。