[发明专利]电流源电路及电流源的实现方法

说明书

技术领域

本发明涉及一种模拟电路，尤其是一种电流源电路。本发明还涉及一种电流源的实现方法。

背景技术

在电路中，尤其是模拟电路中，电流源是一个非常重要而且常用的部件。现有的实现与电源电压无关的电流源电路结构如图1所示，其利用与电源电压无关的基准电压和理想放大器实现与电源电压无关的输出电流(Iout＝Vbg/Ra)。这种技术方案性能比较理想，实现了与电源电压无关的电流输出，但是实现该电路结构芯片面积比较大。图1中的Bandgap voltagereference表示带隙电压基准源，用于产生1.26V(即Vbg)左右的与电源电压无关的基准电压。

发明内容

本发明所要解决的技术问题是提供一种电流源电路，以及一种电流源的实现方法，在实现与电源电压无关的电流输出的同时，能够避免结构复杂的带隙电压基准源的使用，减小芯片的面积。

为解决上述技术问题，本发明电流源电路的技术方案是，包括

负比例电流源模块，输出与电源电压成负比例系数的输出电流I1；

正比例电流源模块，输出与电源电压成正比例系数的输出电流I2；

电流输出模块，将电流I1和电流I2分别乘以同比例放大或缩小的电流I2的正比例系数和电流I1的负比例系数后叠加，作为电流源的输出电流，I1和I2的系数之比与其各自对于电源电压VDD的相关系数之比成反比。

本发明电流源实现方法的技术方案是，由所述负比例电流源模块输出与电源电压成负比例系数的输出电流I1，由所述正比例电流源模块输出与电源电压成正比例系数的输出电流I2，电流I1和I2输入给所述电流输出模块，将电流I1和电流I2分别乘以同比例放大或缩小的电流I2的正比例系数和电流I 1的负比例系数后叠加，作为电流源的输出电流，I1和I2的系数之比与其各自对于电源电压VDD的相关系数之比成反比。

本发明通过将与电源电压成正负比例的电流乘以一个系数之后进行叠加，实现了与电源电压无关的电流输出，并避免了结构复杂的带隙电压基准源的使用，减小芯片的面积。

附图说明

下面结合附图和实施例对本发明作进一步详细的说明：

图1为现有的电流源电路的电路图；

图2为本发明电流源电路的电路图；

图3为本发明电流源电路中负比例电流源模块的电路图；

图4为本发明电流源电路中正比例电流源模块的电路图；

图5为基本电流镜的电路图。

具体实施方式

本发明电流源电路，如图2所示，包括

负比例电流源模块，输出与电源电压成负比例系数的输出电流I1；

正比例电流源模块，输出与电源电压成正比例系数的输出电流I2；

电流输出模块，将电流I1和电流I2分别乘以同比例放大或缩小的电流I2的正比例系数和电流I1的负比例系数后叠加，作为电流源的输出电流，I1和I2的系数之比与其各自对于电源电压VDD的相关系数之比成反比。

其中，所述负比例电流源模块如图3所示，包括PMOS管M0和M1，以及NMOS管M2、M3和M4，所述PMOS管M0的源极接到电源端，栅极接到PMOS管M1的源极以及一个电阻R0的一端，R0的另一端接到电源端，所述PMOS管M0的衬底端连接电位V1，当V1的电位低于所述电源端的电位时，保证所述PMOS管M0源极和衬底端的PN结不会正偏，所述PMOS管M0的漏极与所述PMOS管M1的栅极以及NMOS管M2的漏极相连接，所述PMOS管M1的漏极与NMOS管M3的漏极以及NMOS管M2、M3和M4的栅极都连接在一起，所述NMOS管M2、M3和M4的源极都接地，所述PMOS管M1、NMOS管M2、M3和M4的衬底端都接到其各自的源极，所述NMOS管M4的漏极输出与电源电压成负比例系数的输出电流I1。

所述正比例电流源模块，如图4所示，包括NMOS管M5和M6，所述NMOS管M5的漏极通过一个电阻R1连接到电源端，所述NMOS管M5的栅极和漏极，以及NMOS管M6的栅极都连接在一起，所述NMOS管M5和M6的源极都接地，所述NMOS管M5和M6的衬底端都接到其各自的源极，所述M6的漏极输出与电源电压成正比例系数的输出电流I2。

所述电流输出模块如图2所示，包括PMOS管M7和M8，所述PMOS管M7的栅极与漏极，以及M8的栅极都连接在一起，所述PMOS管M7和M8的源极都接到电源端，所述PMOS管M7和M8的衬底端都连接到各自的源极，所述PMOS管M7的漏极同时连接到所述负比例电流源模块和正比例电流源模块的电流输出端，所述PMOS管M8的漏极作为电流源电路的电流输出端。