[发明专利]双层多晶硅自对准栅结构的制备方法有效
| 申请号： | 200710094444.6 | 申请日： | 2007-12-13 |
| 公开（公告）号： | CN101459133A | 公开（公告）日： | 2009-06-17 |
| 发明（设计）人： | 王雷;黄玮 | 申请（专利权）人： | 上海华虹NEC电子有限公司 |
| 主分类号： | H01L21/8234 | 分类号： | H01L21/8234;H01L21/8239 |
| 代理公司： | 上海浦一知识产权代理有限公司 | 代理人： | 丁纪铁 |
| 地址： | 201206上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 双层 多晶 对准 结构 制备 方法 | ||
1.一种半导体器件的自对准栅结构的制备方法，所述半导体器件包括双层多晶硅栅区域和单层多晶硅栅区域，所述双层多晶硅栅区域中的双层多晶硅栅包括下层多晶硅栅和上层多晶硅栅，其特征在于，该方法的制备步骤为：
（1）、在硅基板的栅氧化层上淀积多晶硅，光刻和刻蚀，形成双层多晶硅栅的下层多晶硅栅，并去除单层多晶硅栅区域的多晶硅，所述硅基板上定义有隔离氧化区；
（2）、在下层多晶硅栅上淀积介质层；
（3）、上层多晶硅栅的淀积，后进行自对准栅的光刻和刻蚀，刻蚀形成多晶硅栅区域的栅；
（4）、抗反射材料填充完全覆盖双层多晶硅栅所形成的台阶，至上层多晶硅和单层多晶硅栅上有一定厚度；
（5）、用光刻胶光刻，定义出单层多晶硅栅区域的栅和双层多晶硅栅区域的下层多晶硅栅与接触孔的接触位置；
（6）、利用步骤（5）形成的掩膜层进行刻蚀，先去除上层多晶硅栅上曝光后露出的抗反射材料，且追加一定程度的过刻蚀，通过过刻率控制；后刻蚀上层多晶硅栅和介质层，形成下层多晶硅栅与接触孔的接触位置，同时刻蚀形成单层多晶硅区域的栅，最后去除抗反射材料和光刻胶。
2.按照权利要求1所述的制备方法，其特征在于：上层多晶硅上抗反射材料的厚度D1，单层多晶硅栅上抗反射材料的厚度D3和双层多晶硅栅凹槽中填充的抗反射材料的深度D2满足：
D2-max(D1，D3)＞(1+OE％)*max(D1，D3)，
其中OE％为抗反射材料刻蚀中的过刻率。
3.按照权利要求1或2所述的制备方法，其特征在于：所述自对准结构制备过程中，硅基板和隔离氧化区的损失值小于300埃。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司，未经上海华虹NEC电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200710094444.6/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
