[发明专利]MOS晶体管及其形成方法

说明书

技术领域

本发明涉及半导体领域，尤其涉及一种带有袋状区的MOS晶体管及其形成方法。

背景技术

在沟道长度为0.18μm以下的金属-氧化物-半导体晶体管(MOSFET)器件中通常形成袋状区(pocket/halo)。源/漏极之间的沟道长度的缩小，由于源/漏极耗尽区之间过于接近，会导致出现不希望的穿通(punch through)电流。一个有效的防止穿通(punch through)电流的方法是在围绕源/漏极附近形成袋状区(pocket/halo)。这些区域的导电类型与半导体衬底或者形成MOSFET区域的掺杂阱的导电类型相同，但是其掺杂浓度比半导体衬底或者掺杂阱的浓度要大，与不带有袋状区的MOSFET相比，可以减小耗尽区的耗尽程度，因此产生较小穿透电流。但是，在形成袋状区工艺中由于袋状区的瞬态增强扩散效应(TED)会导致袋状区的离子分离扩散进入低掺杂源/漏延伸区(LDD)，造成漏电流。

现有技术中，为了防止袋状区瞬态增强扩散效应，避免影响后续制造源/漏极延伸区的结深度从而影响器件性能，通过在进行离子注入工艺形成袋状区掺杂区后，进行快速热退火工艺，活化袋状区掺杂区，以抑制瞬态增强扩散效应。具体工艺流程如下：

首先参照图1，为现有技术形成具有超浅结延伸区MOS晶体管的流程示意图。首先提供一带有栅极结构的半导体衬底，所述栅极结构包括栅极氧化层、多晶硅层。

执行步骤S10，进行第一离子注入工艺，利用n型杂质如As离子作为杂质，注入能量约为60～80KeV，优选为70KeV，注入剂量约为1E13cm^-2，以对未被栅极结构覆盖的半导体衬底进行掺杂，在栅极结构两侧的半导体衬底中形成袋状区掺杂区。

执行步骤S20，进行第一快速热退火工艺，活化注入袋状区掺杂区的杂质，并抑制瞬态增强扩散效应。

执行步骤S30，进行第二离子注入工艺，利用p型杂质如B离子作为杂质，注入能量约为2～3KeV，注入剂量约为1E15cm^-2至1E16cm^-2，以在栅极结构两侧半导体衬底中各形成源极延伸区以及漏极延伸区。

接着，在半导体衬底以及栅极表面沉积介电层，如氧化硅，之后进行各向异性回蚀刻工艺除去介电层，并使残留在栅极两侧的介电层形成侧墙。

执行步骤S40，进行第三离子注入工艺。利用p型杂质如B离子作为杂质，注入能量约为5KeV，注入剂量约为1E15cm^-2，以在侧墙外侧的半导体衬底中各形成源/漏掺杂区。

最后，执行步骤S50，进行第二热退火工艺，同时活化源/漏极延伸掺杂区以及重掺杂源/漏掺杂区，完成具有超浅结延伸区的PMOS晶体管的制造。

在专利号为01123214的中国专利中还可以发现更多与上述技术方案相关的信息。

但是在上述工艺中，通过增加热退火工艺来进行抑制瞬态增强扩散效应，退火温度为1000℃，时间为10秒，在如此高温下退火，尽管退火时间较短，也会增加半导体器件的热预算，极大地增加了工艺成本。同时随着器件变小和超浅结的要求，采用热退火来抑制瞬态增强扩散效应，其本身会带来杂质的进一步扩散，其抑制TED效应的作用也有限，这不利于超小器件的形成。

发明内容

本发明解决的问题是提供一种MOS晶体管及其形成方法，降低MOS晶体管的结漏电流，提高MOS晶体管的性能。

为解决上述问题，本发明提供一种MOS晶体管的形成方法，包括如下步骤：提供带有栅极结构的半导体衬底；在栅极结构两侧半导体衬底中形成袋状区和掺杂F离子区域，所述掺杂F离子区域位于袋状区的周围；在栅极结构两侧半导体衬底上形成侧墙；在栅极结构两侧半导体衬底中形成重掺杂源/漏区。

可选地，掺杂F离子区域为在形成袋状区之前、之后或者同时通过离子注入形成。

可选地，所述注入F离子的能量范围为2至40KeV。

可选地，所述注入F离子的剂量范围为1E14至3.5E15cm^-2。

可选地，所述注入F离子的角度范围为0至35°。

可选地，所述MOS晶体管的沟道导电类型为n型，形成袋状区所注入的离子为B离子，注入的能量范围为3至20KeV，剂量范围为1E13至1E14cm^-2。

可选地，所述MOS晶体管的沟道导电类型为p型，形成袋状区所注入的离子为P离子，注入的能量范围为7至30KeV，剂量范围为1E13至1E14cm^-2。