[发明专利]钨化学机械研磨方法及钨插塞的制造方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种钨化学机械研磨方法及钨插塞的制造方法。

背景技术

金属钨具有良好的导电性能，通过气相沉积也具有良好的阶梯覆盖性，因而，在半导体集成电路的制造工艺中，常被用来做接触插塞或连接插塞的材料。

形成接触插塞或连接插塞的工艺步骤一般如下：首先，通过光刻和刻蚀工艺在介质层中形成接触孔或连接孔，该接触孔和连接孔的底部露出电极或下层的金属导线；接着，在所述接触孔和连接孔底部和侧壁、介质层表面沉积金属阻挡层；然后，在所述金属阻挡层上沉积金属钨，沉积的金属钨至少填满所述接触孔或连接孔；再接着，通过化学机械研磨去除沉积在介质层表面的金属钨和金属阻挡层，仅保留所述接触孔或连接孔中的金属钨和金属阻挡层，形成接触插塞或连接插塞。

公开号为CN 1841701A的中国专利申请文件公开了一种钨插塞的制造方法。图1至图7为与所述的中国专利申请文件公开钨插塞的制造方法相关的结构的剖面示意图。

如图1所示，提供半导体衬底30，在所述半导体衬底30上具有介电层(也称为介质层)32，在所述介电层32依次形成掩模层34和光致抗蚀剂层36(即光刻胶层)。

如图2所示，对所述光致抗蚀剂层36进行曝光和显影，形成图案化光致抗蚀剂层，利用该图案化光致抗蚀剂层作为刻蚀掩模来刻蚀掩模层34，形成开口42和图案化硬掩模层38；然后，去除光致抗蚀剂层36。

如图3所示，以所述图案化硬掩模层38作为刻蚀掩模，刻蚀介电层32，形成插塞孔44(即接触孔，contact hole)。

如图4所示，与所述半导体衬底30上依次形成阻障层46(即金属阻挡层)和导电层48。所述阻障层46可以是钽、钛等，所述导电层48可以是钨。

如图5所示，利用阻障层46作为停止层进行第一化学机械抛光(即研磨)工艺，以去除部分的导电层48。

如图6所示，再利用图案化硬掩模38作为停止层进行一第二化学机械抛光工艺，以去除部分的阻障层46。

如图7所示，接着，进行第三化学机械抛光工艺，去除图案化硬研磨38。

所述的钨插塞的制造工艺中，在进行化学机械抛光时，第一化学机械抛光主要用于研磨去除厚度较大的钨，为增大研磨速率，执行第一化学机械抛光时施加于研磨头的压力也较第二或第三化学机械抛光时的压力大，在采用所述的中国专利申请文件的抛光工艺来制造钨插塞时，很容易产生凹陷，特别是在较为密集的钨插塞的区域，会产生如图8所示的被侵蚀的凹陷(Erosion)48a，这会造成该接触插塞与上层的金属互连线断路，影响器件的电性。

发明内容

本发明提供一种钨化学机械研磨的方法及钨插塞制造方法，本发明在制造钨插塞时可减少凹陷的缺陷。

本发明提供的一种钨化学机械研磨方法，包括：

提供具有介质层的半导体结构，在所述介质层中具有开口，在所述开口中和介质层上依次具有金属阻挡层和钨金属层；

执行第一阶段化学机械研磨，去除所述介质层上的部分厚度的钨金属层；

执行第二阶段化学机械研磨，去除所述介质层上剩余的钨金属层和金属阻挡层；

执行第三阶段化学机械研磨，去除部分厚度的介质层。

可选的，所述第一阶段化学机械研磨、第二阶段化学机械研磨和第三阶段化学机械研磨在不同或相同的研磨盘上进行。

可选的，执行第一阶段化学机械研磨时，通过时间控制所述介质层上剩余的钨金属层的厚度。

可选的，完成第一阶段化学机械研磨后，所述介质层上剩余的钨金属层的厚度为该第一阶段化学机械研磨前钨金属层的厚度的六分之一至十五分之四。

可选的，所述第一阶段化学机械研磨的研磨液为W2585。

可选的，所述第一阶段化学机械研磨的时间为35至45s。

可选的，所述第二阶段化学机械研磨的研磨液与第一阶段化学机械研磨的研磨液相同。

可选的，所述第三阶段化学机械研磨的时间为5至15s。

可选的，所述金属阻挡层为钛、氮化钛、钽、氮化钽中的一种或组合。

可选的，在所述介质层上、金属阻挡层下还具有硬掩模层，在完成第二阶段化学机械研磨后、执行第三阶段化学机械研磨之前，执行去除硬掩模层的研磨工艺。

可选的，进一步包括：完成第三阶段化学机械研磨后，对所述半导体衬底的表面进行清洗。

本发明还提供一种钨插塞的制造方法，包括：

提供半导体衬底，在所述半导体衬底上具有介质层；

在所述介质层中形成接触孔；

在所述接触孔中和介质层上形成金属阻挡层；