[发明专利]浅沟槽隔离结构的制造方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种浅沟槽隔离结构的制造方法。

背景技术

随着半导体集成电路制造技术向高技术节点发展，半导体器件与器件之间的隔离技术也由原来的硅局部氧化隔离(Local Oxidation ofSilicon，LOCOS)发展为浅沟槽隔离。浅沟槽隔离通过在半导体衬底上形成沟槽，并向沟槽中填充绝缘材料的工艺形成。公开号为CN 1649122A的中国专利申请文件公开了一种浅沟槽隔离结构的制造方法。图1至图7为所述中国专利申请文件公开的浅沟槽隔离结构的制造方法各步骤相应的结构剖面示意图。

如图1所示，提供半导体衬底12，在所述半导体衬底12上形成垫氧化层(Pad Oxide)12A，接着在所述垫氧化层12A上形成氮化硅层14，在所述氮化硅层14上形成第二硬掩模层14B，在所述第二硬掩模层14B上形成光刻胶层16A，图案化所述光刻胶层16A形成底部露出所述第二硬掩模层14B的开口16B。

如图2所示，刻蚀所述开口16B底部的第二硬掩模层14B、氮化硅层14以及垫氧化层12A，形成开口16C，所述开口16C的底部露出所述半导体衬底12的表面。

如图3所示，去除所述光刻胶层16A，刻蚀所述开口16C底部的半导体衬底12，在所述半导体衬底12中形成沟槽18。

接着，如图4所示，在所述沟槽18表面形成衬垫氧化硅层(LinearOxide)20。

如图5所示，在所述沟槽18中沉积氧化硅层22。然后执行约为500至1100度的退火处理，以释放沉积工艺产生的应力。

如图6所示，通过化学机械研磨去除所述第二硬掩模层14B上多余的氧化硅层22以及所述第二硬掩模层14B。

通过湿法刻蚀去除所述氮化硅层14和垫氧化层12A，形成如图7所示的浅沟槽隔离结构。

然而，所述的浅沟槽隔离结构的制造方法中，在完成化学机械研磨后，会使氧化层22和氮化硅层14的交界面的粘附特性变差，在交界处会产生空洞(Weak Point)缺陷，如图8所示的空洞缺陷50，所述的空洞缺陷在后续的去除氮化硅层14和垫氧化层12A的工艺中被放大，从而会在形成的浅沟槽隔离结构的边缘形成凹陷，降低绝缘性能，并产生其它的寄生效用，影响形成的半导体器件的电学稳定性。

发明内容

本发明提供一种浅沟槽隔离结构的制造方法，本发明的浅沟槽隔离结构的制造方法可减少或消除空洞缺陷。

本发明提供的一种浅沟槽隔离结构的制造方法，包括：

提供半导体衬底，在所述半导体衬底上依次形成有垫氧化硅层和硬掩模层；在所述半导体衬底中具有沟槽，在所述垫氧化硅层和硬掩模层中与沟槽相应的位置具有开口；在所述沟槽、开口中和硬掩模层上具有绝缘层；通过平坦化工艺去除所述硬掩模层上的绝缘层；完成所述平坦化工艺后，对所述沟槽和开口中的绝缘层执行退火工艺；

去除所述硬掩模层和垫氧化硅层。

可选的，所述退火为快速热退火或炉管退火。

可选的，所述退火在氮气或惰性气体环境中进行。

可选的，所述退火的温度为900至1200℃。

可选的，所述退火的温度为1050℃。

可选的，所述退火的时间为10至30s。

可选的，进一步包括：在平坦化工艺之前，对所述绝缘层执行退火工艺。

本发明还提供一种浅沟槽隔离结构的制造方法，包括：

提供半导体衬底，在所述半导体衬底上依次形成有垫氧化硅层和硬掩模层；

形成贯穿所述硬掩模层和垫氧化硅层的开口，并在所述开口底部的半导体衬底中形成沟槽；

在所述沟槽表面形成衬垫氧化硅层；

在所述沟槽、开口中和硬掩模层上沉积绝缘层；

通过平坦化去除所述硬掩模层上的绝缘层；

完成所述平坦化工艺之后，对所述沟槽和开口中的绝缘层执行退火工艺；

去除所述硬掩模层和垫氧化硅层。

可选的，所述退火为快速热退火或炉管退火。

可选的，所述退火在氮气或惰性气体环境中进行。

可选的，所述退火的温度为900至1200℃。

可选的，所述退火的时间为10至30s。

可选的，进一步包括：在平坦化工艺之前，沉积绝缘层之后，对所述绝缘层执行退火工艺。

可选的，沉积绝缘层的方法为低压化学气相沉积或常压化学气相沉积或高密度等离子化学气相沉积。

与现有技术相比，上述技术方案中的其中一个具有如下优点：