[发明专利]弹性对称式多处理器系统与架构方法

说明书

【技术领域】

本发明有关一种对称式多处理器架构，特别是一种可实现弹性对称式多处理器架构的系统与方法。

【背景技术】

一般的对称式多处理器(SMP，symmetric multi-processor)架构，通常是固定配置于具有多个处理器的计算机系统上。在典型的实施方式中，对称式多处理器架构基本上由硬件架构所定义与限制。通常开机映像区(BIOS)经由系统芯片组，连接到多处理器(或中央处理单元)中的特定一个。连接开机映像区的处理器变成主要处理器(Primary processor)，用以初始化系统中剩余的处理器。

请参照图1，说明一八信道计算机系统备配有八个CPU芯片/处理器CPU0、CPU1、CPU2、CPU3、CPU4、CPU5、CPU6、及CPU7。只有CPU0经由系统芯片组连接开机映像区。因此，该处理器CPU0将作为主要处理器，并先自行开机，然后再让其它的处理器CPU1、CPU2、CPU3、CPU4、CPU5、CPU6、及CPU7也开机。此即为该八信道系统唯一的一种对称式多处理器架构。也就是说，处理器CPU1、CPU2、CPU3、CPU4、CPU5、CPU6、及CPU7的任一个都无法自己开机，也不能够初始化其它处理器。

【发明内容】

因此，木发明提供一种可以让对称式多处理器架构弹性化的系统与方法。

本发明提出的系统包含数个可开机区域(bootable domains)和一个胶合逻辑(glue logic)。该些可开机区域包含数个处理器、一或多个开机映像区(bootimage)、与一或多个一桥接界面(bridge interface)。每一个可开机区域经由处理器之间的连接，而与其它可开机区域互相连接。胶合逻辑接收并处理架构信号(configuration signal)且产生致能/禁能信号(enable/disable signal)，以致能/禁能每一个可开机区域，以定义一个或多个实际开机区(actual boot domain)。被致能可开机区域的处理器，经由桥接接口从开机映像区取得的开机指令而初始化所属的实际开机区。

本发明的胶合逻辑包含译码器(decoder)、闩锁单元(latch unit)、与电源状态器(power state machine)。译码器用以译码架构信号且输出已译码架构信号。闩锁单元根据已译码架构信号，送出致能/禁能信号给每一个可开机区域。电源状态器用以致能/禁能闩锁单元。

本发明所提出的方法包含下列步骤。首先，提供对应特定对称式多处理器架构的架构信号。接着，根据架构信号产生致能/禁能信号，以致能/禁能每一个可开机区域。然后，根据致能/禁能信号定义一个或多个实际开机区；该实际开机区包含一或多个可开机区域，其中至少一个被致能。之后，以实际开机区的主要处理器(primary processor)经桥接接口从开机映像区存取开机指令；主要处理器系为实际开机区中被致能可开机区域的第一处理器。最后，借由主要处理器初始化实际开机区。

为对本发明的目的、构造特征及其功能有进一步的了解，兹配合附图详细说明如下：

【附图说明】

图1为先前技术中八信道计算机系统示意图。

图2为本发明的第一实施例弹性对称式多处理器架构的系统示意图。

图3为图2的特定多处理器架构。

图4为图2的胶合逻辑的方块图。

图5为图2的四乘二(4-by-2)多处理器的系统架构示意图。

图6为图2的二乘四(4-by-2)多处理器的系统架构示意图。

图7为图2的一乘八(1-by-8)多处理器的系统架构示意图。

图8为本发明的第二实施例的系统示意图。

图9为本发明的第三实施例的系统示意图。

图10为本发明的弹性对称式多处理器架构的方法流程图。

【具体实施方式】