[发明专利]移位寄存装置及其移位寄存器

说明书

发明领域

本发明涉及一种驱动器装置，并且尤其涉及一驱动器装置的移位寄存装置及其移位寄存器。

技术背景

图1是传统驱动器装置内的移位寄存器架构，即一般所熟知的汤姆生(Thomson)电路。此移位寄存器包括有NMOS晶体管(N type metaloxide semiconductor transistor)102~108，以及电容110、112。图中的IN、OUT、RES及COM分别代表输入信号、输出信号、重置信号及共同电位，而CLK1及CLK2则分别代表两个不同的时钟信号。

输入信号IN是一个脉冲信号，且输入信号IN与时钟信号CLK1二者的脉波致能期间相同，而时钟信号CLK1及CLK2二者的脉波致能期间互不相同。在时钟信号CLK1为高电位，而时钟信号CLK2为低电位的时候，此移位寄存器需要利用电容110、112来保持NMOS晶体管104的栅极电压，进而使NMOS晶体管104维持导通状态，从而使当时钟信号CLK2转变为高电位时，便能输出作为此电路的输出信号OUT。

图2为公知的移位寄存装置架构，此架构广泛地运用在液晶荧幕中，例如液晶荧幕中的栅极驱动器(gate driver)便是采用此种架构。图中的移位寄存装置包括有移位寄存器201~N+1，而这些移位寄存器均采用图1所示的移位寄存器架构。在图中，IN表示为输入信号，OUT(1)~OUT(N)则分别表示为移位寄存器201~N的输出信号，而CLKS1及CLKS2一样是分别代表两个不同的时钟信号。至于每一移位寄存器中的IP表示为图1电路接收输入信号IN的输入端，RP表示为图1电路接收重置信号RES的输入端，CK1P表示为图1电路接收时钟信号CLK1的输入端，而CK2P表示为图1电路接收时钟信号CLK2的输入端。

此种移位寄存装置有一个特色，就是每一级移位寄存器的重置信号皆由其下一级移位寄存器的输出信号来提供。因此，虽然此移位寄存装置只需要提供N个输出信号，但却需要N+1个移位寄存器来操作。

藉由上述可以得知，由于此种移位寄存装置采用公知的移位寄存器，且必须额外多采用一个移位寄存器来操作，因此其具有较大的电路尺寸，连带使得制造移位寄存装置的成本难以降低。

发明内容

本发明的目的在于提供一种移位寄存装置，其采用本发明的移位寄存器，且其不需要额外多采用一个移位寄存器来操作，因此其电路尺寸得以减小，并连带使得其制造成本得以降低。

基于上述及其它目的，本发明提出一种移位寄存器，其包括输入单元、输出单元、反馈单元及重置单元。输入单元用以接收输入信号及第一时钟信号，并依据第一时钟信号，输出输入信号。输出单元用以接收第二时钟信号及从输入单元接收输入信号，并依据输入信号，输出第二时钟信号至一输出端。反馈单元用以接收第二时钟信号及从输入单元接收输入信号，并依据第二时钟信号，反馈上述输出端的信号至输出单元。重置单元用以接收重置信号，并依据重置信号，使上述输出端耦接至低电位信号。

基于上述及其它目的，本发明提出一种移位寄存器，其包括第一开关、第二开关、第三开关、第四开关、第五开关、输入端及输出端。上述的每一开关分别具有第一端、第二端与控制端。输入端连接于第一开关的第一端。输出端连接于第二开关的第一端、第四开关的第一端与第三开关的第二端。其中第一开关的第二端、第二开关的控制端与第三开关的第一端彼此连接，第二开关的第二端连接至第三开关的控制端，及第一开关的控制端连接至第四开关的控制端。

基于上述及其它目的，本发明提出一种移位寄存装置，其包括第一移位寄存器及第二移位寄存器。第一移位寄存器包括第一输入端、第一输出端、第一重置端、第一控制端及第二控制端。第二移位寄存器包括第二输入端、第二输出端、第二重置端、第三控制端及第四控制端。其中第一输出端电连接第二输入端，第一控制端与第四控制端共同耦接第一时钟信号，以及第二控制端与第三控制端共同耦接第二时钟信号。

依照本发明一实施例所述的移位寄存器，上述第一开关的控制端与第四开关的控制端耦接第一信号，以及第二开关的第二端与第三开关的控制端耦接第二信号。第四开关的第二端与第五开关的第二端耦接至低电位信号，第五开关的第一端连接至输出端，并且连接于第二开关的第一端、第四开关的第一端与第三开关的第二端。

依照本发明一实施例所述的移位寄存器，上述的输入信号为脉冲信号，此脉冲信号与第一时钟信号的脉波致能期间相同，而第一时钟信号与第二时钟信号的脉波致能期间互不相同，且重置信号的脉波期间位于第一时钟信号与第二时钟信号二者的脉波期间之间。