[发明专利]一种制造一半导体器件的方法

说明书

相关申请案交叉参照

本申请案主张美国临时申请案第60/392,023号及美国临时申请案第 60/391,802号的权利并主张优先于该两个申请案，该两个申请案均于2002年6 月26日提出申请。

发明背景

技术领域

本发明涉及半导体器件，具体而言，涉及用于制造半导体器件的方法。

背景技术

传统CMOS(互补金属氧化物半导体)半导体器件的制造方法已为人们所熟 知，其包括如下步骤：形成一门极介电层，沉积多晶硅栅极材料，将多晶硅/介 电材料门极叠层图案化形成栅极，植入一漏极延展植入剂，形成侧壁绝缘体结 构(间隔层)，植入一源极/漏极植入剂，然后进行热处理以扩散并电激活所植 入层。这些植入剂可为n-型或p-型掺杂剂，以便分别形成N-沟道或P-沟道器 件。

随着按比例缩小技术在栅极掺杂方面的进步，出现了各种与传统CMOS处理 相关的技术问题。首先，随着门极介电层厚度的按比例减小，栅极/门极介电层 界面处的场强随之增大，致使栅极在介电层界面处即开始经受电荷耗尽。而人 们却不希望出现此种状态，因为其具有使有效门极介电层厚度增大、阈电压出 现变化等影响。此外，还存在着一颇具挑战性的问题：人们试图增加对电极/介 电层界面处栅极的掺杂，而此会增大掺杂剂通过门极介电层扩散入沟道内的危 险，在使用硼来掺杂门极时尤其如此。人们不希望掺杂剂渗透过门极介电层， 因为此会使阈电压出现变化。器件对掺杂剂渗透过门极介电层颇为敏感，这是 因为门极下面沟道区域中的掺杂浓度较低；因而即使有少量的掺杂剂扩散穿过 门极介电层亦会产生明显的影响。

在门极掺杂处理中涉及两个单元处理，这两个单元处理相互作用决定门极 耗尽及门极介电层渗透的程度。第一个单元处理是用于提供掺杂剂原子的离子 植入，第二个单元处理是为激活所植入掺杂剂所需的热处理或退火，其还会使 掺杂剂扩散穿过门极材料。由于底层的沟道区域掺杂浓度较低，因而为确保掺 杂剂不会植入穿过门极氧化层，将离子植入能量选得较低，尽管此会牺牲生产 率。此要求掺杂剂扩散穿过门极层，以在需要防止门极耗尽的栅极/门极介电层 界面处提供掺杂剂。然而，门极材料通常为多晶硅，而多晶硅具有极不一致的 扩散特性。因此，存在着向下到达多晶硅晶粒间界的极快速扩散，因而某些掺 杂剂会迅速地到达栅极/门极介电层界面，而大部分掺杂剂仍需要扩散以完全掺 杂多晶硅晶粒从而获得高的导电率。因此，随着热处理的继续，栅极/门极介电 层界面处的晶界掺杂剂会造成门极介电层渗透的风险。当热处理温度升高、时 间变长时，此种风险亦会增大。由于需要使掺杂剂扩散至栅极/门极介电层界面 并需要电激活所植入粒子，因而对降低栅极退火时间/温度而言，存在若干实际 限制因素，举例而言，如在M.Kase等人所著的“用于制造100纳米节点高性 能逻辑及系统LSI的FEOL技术(FEOL Technologies for Fabricating High Performance Logic and System LSI of 100nm node)”(第12届国际离子植入 技术会议会刊，1998年第91页)中所揭示。

目前已提出的旨在解决这些问题的技术包括氮氧化合物门极介电层、SiGe 栅极材料及金属栅极材料。氮氧化合物门极介电层适用于减轻硼渗透过门极氧 化层，但对门极耗尽效应却毫无助益。SiGe门极材料亦会降低硼扩散，因而当 增大有效掺杂浓度时对门极渗透问题有所助益，同时亦对门极耗尽问题有所助 益。问题在于，SiGe门极材料会降低NMOS特性，因而需要使用复杂的选择性技 术来实现一完整的CMOS解决方案。金属门极方法则解决了硼渗透问题(不会有 硼扩散)及门极耗尽问题(电荷浓度接近无限)，但会使同时设定NMOS及PMOS 的阈电压变得极其困难。金属门极方法亦在处理整合方面面临很大的挑战，原 因在于：在进行植入激活(例如源极区及漏极区所需的植入激活)所需的热处 理高温下，金属层在实体上不稳定。