[发明专利]用于编程快闪存储器件的方法

说明书

技术领域

本发明涉及快闪存储器件，更具体地，涉及用于编程快闪存储器件的方法，该方法防止在编程存储单元时所述存储单元之间的干扰。

背景技术

NAND快闪存储器件的存储单元阵列包括多个连接到位线的存储单元串列(string)。每个存储单元串列包括漏极选择晶体管、多个存储单元、以及源极选择晶体管。每个存储单元的栅极端连接到字线，并响应于从该位线及该字线所接收的信号而操作。

图1描述用于编程快闪存储器件的传统方法。该快闪存储器件包括具有七个存储单元的存储单元串列。实施该用于编程该快闪存储器件的方法，使得电子在存储单元的通道中移动到浮动栅极。可以通过Fowler Nordheim(FN)隧穿来选择该存储单元。

在编程该存储单元串列时施加到字线WL0至WL6的电压为至少15V。将其中包含该选择的存储单元的所选择的存储单元串列维持在0V。该选择的存储单元串列上的0V以最大量增加所述各字线与该通道间的电位差，从而有助于FN隧穿。

当存储单元串列尚未被编程(也即，未选择的存储单元串列)时，不通过FN隧穿移动电子。因此，所述各字线与该通道间的电位差被最小化。当编程存储单元串列时，即使施加高字线电压，该浮动栅极处仍存在负电位。于是，该通道上的电位大大地减低，并降低通道升压电位电平。

维持该通道于高升压电位电平的传统方法将高的栅极电压施加到所有未选择字线。然而，快闪存储器件的负载维持高字线电压，而且在未选择的存储单元串列上发生的通过扰动现象(也即，不完全编程现象)导致不可靠的存储器件。

发明内容

本发明提供一种用于编程快闪存储器件的方法。通过将想要编程的存储单元排除在通道升压区域之外，使该存储单元维持在低升压电位电平。通过在存储单元串列中从源极部分到漏极部分的存储单元的连续编程造成所述存储单元的停用，使得该存储单元排除在该通道升压区域之外。

在一个实施例中，一种编程快闪存储器件的方法包括：将编程偏压施加到存储单元串列中从多个存储单元中选择的存储单元，所述存储单元串列包括源极选择线、多个存储单元、以及漏极选择线；将第一通过偏压施加到在相对于已施加有该编程偏压的所选择的存储单元的源极选择线方向上的至少一个存储单元；以及将第二通过偏压施加到在相对于已施加有该第一通过偏压的所述单元的漏极选择线方向上的存储单元。

附图说明

图1描述用于编程快闪存储器件的传统方法；以及

图2至4描述依据本发明的实施例的用于编程快闪存储器件的方法。

主要组件符号说明

SSL        源极选择线

WL0-WL6    字线

DSL        漏极选择线

SST        源极选择晶体管

F0-F6      存储单元

DST        漏极选择晶体管

具体实施方式

将参考附图来描述根据本发明的特定实施例。

图2至4描述依据本发明的实施例的用于编程快闪存储器件的方法。

参考图2，快闪存储器件的存储单元阵列包括用于存储数据的多个存储单元串列。每个存储单元串列具有相似的结构。下面描述一个存储单元串列。

存储单元串列包括漏极选择晶体管DST、存储单元F0-F6、以及源极选择晶体管SST。该漏极选择晶体管DST连接于位线与第六存储单元F6之间。所述存储单元F0-F6以串联方式连接于该漏极选择晶体管DST与该源极选择晶体管SST之间。该源极选择晶体管SST连接于该存储单元F0与公共源极线之间。

为了防止存储单元上电位的减低，一种连续编程方法适合逐页地编程存储单元。首先将编程偏压(Vpgm)施加到第0字线WL0、第一字线WL1等等，直到将该编程偏压施加到第六字线WL6为止。换句话说，从该存储单元串列的源极侧(或该源极选择晶体管侧)到漏极侧(或该漏极选择晶体管侧)依序实施该编程。

在一个实施例中，选择对存储单元F3编程，在编程期间，将位于相对于该选择的存储单元F3的源极侧的存储单元(也即，存储单元F0至F2)维持在增加的阈值电压。位于相对于该选择的存储单元F3的漏极侧的存储单元F4至F6则未被维持在增加的阈值电压。